首先，将待观察的FPGA内部信号引入引脚，然后由外部逻辑分析仪捕获数据。例如，SRAM和FLASH芯片复用一组总线，如果芯片选择信号同时有效，就会发生总线冲突，外部逻辑分析仪的限制是信号必须被引导到片外，数据信号必须被引导到I/O引脚，并且信号应该被外部逻辑分析仪实时捕获，多路复用大大降低了快速捕获信号的可能性。
然后当最终版本需要固化时，可以用rom固化到FLASH。在本文中，我们将谈论两种项目:首先，将完整的项目放在这里:纯Verilog配置AD9361项目文件下载:ADzip纯Verilog配置AD9361项目视频教程:配置视频教程，首先，通过我之前的文章创建一个AD9361配置文件。配置流程部分:FPGAmaster创新，作者:AD9361配置寄存器/AD9361纯硬件设计/AD9361配置流程/zynq配置ad9361/AD9361动手教程/AD936x教程/纯逻辑控制ad 936 x-寄存器脚本文件设计过程随后将生成一个配置文件tran，该文件将通过转换软件转换为dat文件。双击打开转换软件Transexe导入刚刚生成的配置文件，并将刚刚生成的文件的文件名改为tran.txt，然后导入转换软件并保存为dat文件，将新生成的配置文件转换为可以支持UART读取的dat文件，打开FPGA工程文件介绍:Ad9361config.v:SPI配置状态机Configen.v:使能状态机IQDataRec_1R.v:接收链路1R代码TxControl.v:发送链路代码1T:这个代码项目是通用的，FPGA和SOC都可以运行，xilinx和inter都可以运行，国产的也可以运行。如果需要移植到其他芯片上，只需要修改以下两个地方，首先，时钟输入为50MHz单端输入，因此修改PLL并重新产生IP。第二步是根据您的电路板修改引脚绑定xdc文件。
