想为fpga接入一个时钟不知道时钟的输出幅值应该是多大了也就是具体看你的FPGA的VCCIO供电电压是多少了。一般晶振供电应和这个电压一样。使用4脚晶体振荡器比较好。想为fpga接入一个时钟,不知道时钟的输出幅值应该是多大了,也就是输出的高电平是多少,2,怎样才算是大规模FPGA开发啊大规模到什么程度这要看你实际是用多大的FPGA用掉多少资源,比如占用多少逻辑单元用掉多少DSP单元和RAM我现在从事的设计一般都是2万到5万个逻辑单元算是中大规模的逻辑设计3,怎样才算是大规模FPGA开发啊大规模到什么程...
更新时间:2023-02-10标签: fpga扇出多少算大fpga扇出多少 全文阅读