fpga扇出多少算大，想为fpga接入一个时钟不知道时钟的输出幅值应该是多大了也就是

来源：整理时间：2023-02-10 07:30:25 编辑：亚灵电子网手机版

1，想为fpga接入一个时钟不知道时钟的输出幅值应该是多大了也就是

具体看你的FPGA的VCCIO供电电压是多少了。一般晶振供电应和这个电压一样。使用4脚晶体振荡器比较好。

想为fpga接入一个时钟，不知道时钟的输出幅值应该是多大了，也就是输出的高电平是多少，

想为fpga接入一个时钟不知道时钟的输出幅值应该是多大了也就是

2，怎样才算是大规模FPGA开发啊

大规模到什么程度这要看你实际是用多大的FPGA 用掉多少资源，比如占用多少逻辑单元用掉多少DSP单元和RAM 我现在从事的设计一般都是2万到5万个逻辑单元算是中大规模的逻辑设计

怎样才算是大规模FPGA开发啊

3，怎样才算是大规模FPGA开发啊

不知道你想問那種fpga呢， xilinx, altera, lattice還是其他的，建議可以到官方網站看看

怎样才算是大规模FPGA开发啊

4，fpga 内部一个信号扇出多少算多

这个问题，问的很好，但其实对个人来说不必担心。只要在综合编译的选项中选择寄存器复制这个功能，则 FPGA 在综合编译的时候，自动会将扇出过大的信号进行复制。这个门限值也可以设定。还有一点要看代码怎么实现的。例如一个寄存器控制一个 always 块中的某 1024 位宽的 data 信号。这时候 1024对这个寄存器来说，就不大。但一个寄存器分别控制了 256 个always 块中的 1 bits 寄存器，这时候可能这256的扇出却是很大。

5，ALTER的2C5T144C8的FPGA里面RAM可做到的最大是多少

ALTER的2C5T144C8内部ram为119808bits，如果宽度为8bits的话，可以做到14976的深度。

你好！你的ram的内存不够了，这个型号的FPGA只有26了M4K的ram，就是26*4K=104K 如果深度为50688*宽度8 == 396K超太多了！！！希望对你有所帮助，望采纳。

6，FPGA时钟信号几种设计方法

介绍三种时钟的产生方式和介绍，分别是内部逻辑生成、使能时钟、门控时钟。一、时钟FPGA自带硬核产生时钟就我目前的小白水平来看，个人觉得使用内核生成的时钟是最简便、最稳定的时钟资源，具体的产生方式参考【FPGA】FPGA的输入、输出、扇出的那些琐事，通过DLL这些内核产生的时钟信号不但可以稳定准确进行倍频、分频，而且可准确的实现相移控制、占空比控制等时钟信号内部操作，并且可选择输出buff方式。强烈建议这种时钟生成方式！二、内部逻辑生成时钟对于所有在FPGA内生成时钟方式来说，均需要参考时钟或者同步时钟来生成，而且内部逻辑生成时钟信号，必须包含时序逻辑，也可包含组合逻辑，但是一旦有组合逻辑就有可能产生毛刺，会导致整个系统变得不稳定，另外时序逻辑产生的时钟信号也会产生固定的时延，导致后续的时许约束问题。这些问题在设计时一定要慎重考虑，另外就是驱动问题，一般情况下TTL驱动能力较弱在10个扇出信号以内，所以如果扇出较大，建议逻辑复制或者过一次BUFF。对于组合逻辑产生毛刺的问题，建议使用触发器利用原时钟进行同步一拍。所以，一般情况下不建议使用内部逻辑产生的时钟，如果必须使用，建议使用上述操作。三、在分频时钟信号中使用使能时钟一般设计时钟信号我们使用参考时钟或者同步时钟，使能时钟在一方面很好的解决了组合逻辑毛刺问题、时序逻辑延时问题。

7，FPGA IO口的电流一般情况是多大

一般型号，使用5V电源，置1时5V，置0时小于0.3V电流有两输出电流与吸入电流，置1时端口可输出电流，不同型号差别很大，一般5－10mA，置0时，吸入电流，一般可达20mAP0用于外扩存储器的总线连接时，不用加上拉电阻；用于I/O时，要加上拉电阻才能使用。更为准确的数据，请查阅具体所用型号单片机的数据手册。

iic透传，你这样不行的。透传电路应该是跟踪通讯的状态，比如一次传输可以定义状态idle，start，mosi，ack，mosi，ack，restart，mosi，ack，miso，ack，stop。每次状态机到了ack状态的时候切换一下透传方向。

8，fpga输出高电平准确为几V

查手册V(OH)。在负载合理范围内，视供电电压不同而不同，视端口类型不同而不同。一般3.3V供电，最常见的通用IO口（CMOS工艺），手册写端口输出高电平最低为1.9V，实际一般测量大多是2V多一点。还有些特殊端口是VCC-0.4V。

5v再看看别人怎么说的。

FPGA的IO输出电平是可变的，通常3.3v是上限，在分配Pin assignment的时候有关于IO电压标准的配置选项。种类繁多，不同系列支持的种类也不同，具体请翻器件手册或者开发工具的pin约束软件。

3.3V.不过基本上都用低电平有效（驱动能力强）。

9，fpga 内部一个信号扇出多少算多

第一, 系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错. 第二, 时钟信号通常是系统中频率最高的信号. 第三, 时钟信号通常是负载最重的信号, 所以要合理分配负载。出于这样的...

10，xilinx FPGA 烧写完程序怎么知道在配置芯片内占了多大

呵呵，不需要这么麻烦，烧结前就已经知道大小了。在你生成bit或bin文件时，有一个压缩选项，如果不压缩，那么生成的bit文件就是一个固定值，也就是在配置芯片中的需要的最大容量。而选择压缩，就是实际生成的容量。其实，这个值（最大）一般在datasheet下就可以看到，只要保证配置芯片大于该容量就OK了。另外，MCS文件是可以看，但没必要去查，除非你需要查看里面的编译信息，而且00去数下。。。哈哈。。。你试试，估计会疯的。

在project->view design summary中可以看到各种资源和存储空间的使用情况，

你好！用WORD打开 *.mcs文件, 每行前几个数字代表地址,最后一个数字不知道什么作用,然后你看看中间的那堆数据,00代表这个字符没有使用,其他的代表已经使用,你看看有多少00就知道还剩多少了希望对你有所帮助，望采纳。