fpga的高电平多少，想为fpga接入一个时钟不知道时钟的输出幅值应该是多大了也就是
想为fpga接入一个时钟不知道时钟的输出幅值应该是多大了也就是具体看你的FPGA的VCCIO供电电压是多少了。一般晶振供电应和这个电压一样。使用4脚晶体振荡器比较好。想为fpga接入一个时钟，不知道时钟的输出幅值应该是多大了，也就是输出的高电平是多少，2，fpga输出电平FPGA的端口输出电平大都为0~3.3V的，升压复杂降压容易，在需要输出0~1.8V的输出端口上，设计上两个分压电阻就行了：220Ω+270Ω=490Ω，3.3V*270/490≈1.82V。fpga的io输出电平是可变的，通常3.3...
更新时间：2023-03-30标签： fpga的高电平多少fpga高电平多少 全文阅读