ddr数据线阻抗是多少，ddr3做嵌入式设计在信号线控制线上是否可以不串联2030欧的匹
ddr3做嵌入式设计在信号线控制线上是否可以不串联2030欧的匹是的，我就没采用过那种方法，直接在走线上设计阻抗，通过叠层、走线宽度和铜箔厚度来共同达到阻抗，一般控制50OHM左右，地址线和数据线等长设计。注意时序。应该不是吧。2，DDR3PCB那些线需要做阻抗匹配多少欧姆是差分还是单线1、需要做阻抗匹配的线：数据/地址线；2、具体需要多少欧姆的电阻，要看布线和时序要求；3、不需要走差分线，只需要做等长处理。3，小第开始从事设计PCB高速板请教大虾DDR走线阻抗等问题专业解答：汗，你这种问题很值钱的，...
更新时间：2023-03-10标签： ddr数据线阻抗是多少数据数据线阻抗 全文阅读