这是外贸定制订单，他们工厂是ad和Nike的基本款，常年都是大订单。因此，当前与adC0相连的引脚是ad_IN，本项目需要采集8路AD，但单片机引脚不够，所以采用这种方式轮询8路AD，然后送到上位机显示，实时性要求不高时，每秒上报一次八路ad值，用cd4051很好地解决了这个问题。
这种肉肉的感觉真的是任何面料都没有的。不管是挂着还是铺着，质感真的是一目了然，然后当最终版本需要固化时，可以用rom固化到FLASH。在本文中，我们将谈论两种项目:首先，将完整的项目放在这里:纯Verilog配置AD9361项目文件下载:ADzip纯Verilog配置AD9361项目视频教程:配置视频教程，首先，通过我之前的文章创建一个AD9361配置文件。配置流程部分:FPGAmaster创新，作者:AD9361配置寄存器/AD9361纯硬件设计/AD9361配置流程/zynq配置ad9361/AD9361动手教程/AD936x教程/纯逻辑控制ad 936 x-寄存器脚本文件设计过程随后将生成一个配置文件tran，该文件将通过转换软件转换为dat文件。双击打开转换软件Transexe导入刚刚生成的配置文件，并将刚刚生成的文件的文件名改为tran.txt，然后导入转换软件并保存为dat文件，将新生成的配置文件转换为可以支持UART读取的dat文件，打开FPGA工程文件介绍:Ad9361config.v:SPI配置状态机Configen.v:使能状态机IQDataRec_1R.v:接收链路1R代码TxControl.v:发送链路代码1T:这个代码项目是通用的，FPGA和SOC都可以运行，xilinx和inter都可以运行，国产的也可以运行。如果需要移植到其他芯片上，只需要修改以下两个地方，首先，时钟输入为50MHz单端输入，因此修改PLL并重新产生IP。第二步是根据您的电路板修改引脚绑定xdc文件。
