当芯片工艺达到1nm时，就会发生量子隧穿效应，从而导致漏电问题。3nm工艺被认为是当前芯片工艺的极限，因为它面临着短沟道效应和量子隧道效应等技术挑战，当芯片小型化到一定程度时，量子隧穿效应导致电子到处乱跑，严重的漏电让人头疼，然而，随着工艺的缩小，一些物理效应开始出现，如量子隧道效应、热效应和电子迁移等，对芯片的稳定性和可靠性产生了负面影响。
光电芯片等器件的尺寸接近亚纳米原子尺度，不同通道之间的量子隧穿效应将显著增强。7nm技术是芯片制造领域的前沿技术，具有更高的计算性能和能效比，但也对掩模对准器精度、材料和量子隧穿效应提出了巨大的技术挑战。例如，量子隧道效应-这不是某种先进的穿越故事，而是指电子直接穿过不该穿过的地方，这导致芯片发热增加，使能耗控制更加困难。
我的结论是:潜力肯定是SMIC，因为最小芯片尺寸只能达到1纳米，再往下，由于量子隧道效应，产量将大大降低。目前，量子隧穿效应已经开始出现在2nm以下的工艺中。未来能否解决这一问题并进一步提高芯片的计算能力也值得期待。然而，芯片制造商仍在寻求新的突破，开发新的材料和工艺来应对电子迁移效应和热效应带来的问题。
电子迁移效应会减缓电子在芯片中的移动速度，从而影响芯片的工作速度和性能。随着芯片尺寸的减小，电子器件之间的热量无法有效散发，导致芯片温度升高，进而影响芯片的可靠性和寿命。隧穿是量子力学中最基本的过程之一。其次，芯片的热效应也成为了一个问题。例如，量子隧穿和电子泄漏可能导致晶体管无法正常工作。
一些公司开始开发新的材料和工艺来处理电子迁移效应和热效应带来的问题。其次，新技术的开发和应用需要大量的研究和实验，这需要芯片制造商投入大量的时间和资源，面对这些挑战，芯片厂商开始寻求新的突破。近日，来自海南大学和华东师范大学的科学家成功追踪了亚纳米尺度体系中电子隧穿相邻原子的过程，并分析了库仑力在这一过程中的作用，发现相邻原子对隧穿电子具有强俘获和弱俘获两种效应。
