数字电路里电阻多少算高电平，数字电路中逻辑电平的高低是怎样规定的

来源：整理时间：2023-03-09 14:05:53 编辑：亚灵电子网手机版

1，数字电路中逻辑电平的高低是怎样规定的

常规的TTL电路中高电平是:>2.4V低电平是:<0.8V在CMOS电路中高电平是:>=3.5V低电平是:<=1.5V在数字电路中矩形脉冲在传输中经常发生波形畸变，出现上升沿和下降沿不理想的情况，通常使用施密特触发器对信号整形

数字电路中逻辑电平的高低是怎样规定的

2，数字电路中的高电平电压是指几V到几V还有低电平

在数字电路中，般规定低电平为0~0.25V，高电平为3.5~5V。低电平表示0，高电平表示1。但是也有特殊情况，在移动设备中，电池的电压会随使用时间的的推移而降低，如果规定高电平最低为3.5V的话可能设备的使用时间会大大降低，此时规定的高电平电压会低一点，最低会有1.7V左右。高电平、低电平是相对的。涉及各电路的“门坎”，高电平和低电平有时是一小范围；有时是电源电压的一半左右为中间量，数字电路高低电平接近正负电源值；扩展资料脉冲信号与电平信号电平即”电压平台”，指的是电路中某一点电压的高低状态，在数字电路中常用高电平和低电平分别表示”1”或”0”（也可以是”0”或”1”）．电平的高低是个相对概念，3V对于7V是低电平，但对于1V就是高电平．脉冲指电子电路中的电平状态突变，既可以是突然升高（脉冲的上升沿），也可以是突然降低（脉冲的下降沿）．一般脉冲在电平突变后，又会在很短的时间内恢复原来的电平状态．参考资料来源：百度百科--高电平参考资料来源：百度百科--低电平参考资料来源：百度百科--电平

数字电路中的高电平电压是指几V到几V还有低电平

3，高中通用技术选修电子控制技术问题简单的数字电路中如何判断是高

光敏电阻在特定波长的光照下，电阻值会迅速减小。光照前后光敏电阻的分压值不同，逻辑门输入端的电压值自然不同。CMOS 器件的输入端阻抗极高，不需要输入电流，所以：Vin = V * R2 / (R1 + R2)没有光照时 R1 远大于 R2 ，则：Vin＜V/2 = L ( 低电平，逻辑 0 )，传输门关闭，输出信号为零。光照充足时，R1 远小于 R2，则：Vin ＞ V / 2 = H ( 高电平，逻辑 1)，传输门打开，输出信号等于输入信号。

没有看到电路图啊

高中通用技术选修电子控制技术问题简单的数字电路中如何判断是高

4，高电平和低电平的范围是多少

高电平电压大于3.5伏，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。数字电平从低电平（数字“0”）变为高电平（数字“1”）的那一瞬间（时刻）叫作上升沿。数字电路中，把电压的高低用逻辑电平来表示。逻辑电平包括高电平和低电平这两种。不同的元器件形成的数字电路，电压对应的逻辑电平也不同。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。数字电路中，数字电平从高电平（数字“1”）变为低电平（数字“0”）的那一瞬间叫作下降沿。高低是相对的。一般原理图或完整的电路中，有一个或多个参考点，相对于当前回路的参考点为基准来说。例如多为直流电源的负极；局部考虑一输入级相对电位使下级管子或集成电路的门电路正导通时的电位即是高电平，不导通叫低电平。　涉及各电路的“门坎”，高电平和低电平有时是一小范围；有时是电源电压的一半左右为中间量，数字电路高低电平接近正负电源值。电子电路中高电平是电压高的状态，一般记为1。电子电路中低电平是电压低的状态，一般记为0。高低电平的划分对于TTL来说高电平是：2.4V-5.0V。低电平是：0.0V-0.4V。对于CMOS来说高电平是：4.99-5.0v。低电平是：0.0-0.01v。对于高低电平之间的电压属于不定电压，在这个电压下会使器件工作不稳定。比如有时电脑开机后有不正常现象，但重新启动后又没问题了。就是因为数字电路有时因为器件遇到了这个不定电压而无法识别发生紊乱。

5，数字电路中主要是由数字门电路组成在数

应该说数字电路主要是由逻辑门电路组成，门电路有分：与门、或门、非门、与非门、或非门、与或非门。在数字电路中，高电平用“1”表示，低电平用“0”表示。

简单的逻辑门电路判断各门电路输出是什么状态（高电平第一幅图为与非门，第一个输入端接高电平，第二个输入接电阻接地，即低电平，所以输出为高电平；第二幅图为或非门，第一个输入端为高电平，此时无论第二个输入端是高电平还是低电平，输出都为低电平；第三幅图两个与门后经过一个或非门，由于第一个与门输出结果为1，所以经过或非门后，输出结果为0；第四幅图上面那个与非门输出为低电平，无论下面那个与非门输出为什么，输出端电位都会被拉低，所以为0

6，电路里的电平是什么怎么判断高低电平

概念　　人们在初学“电”的时候，往往把抽象的电学概念用水的具体现象进行比喻。如水流比电流、水压似电压、水阻喻电阻。解释“电平”不妨如法炮制。我们说的“水平”，词典中解释与水平面平行、或在某方面达到一定高度，引申指事物在同等条件下的比较结论。如人们常说到张某工作很有水平、李某办事水平很差。这样的话都知其含义所在。即指“张某”与“李某”相比而言。故借“水平”来比喻“电平”能使人便于理解。　　　　使用“dB”有两个好处：其一读写、计算方便。如多级放大器的总放大倍数为各级放大倍数相乘，用分贝则可改用相加。其二能如实地反映人对声音的感觉。实践证明，声音的分贝数增加或减少一倍，人耳听觉响度也提高或降低一倍。即人耳听觉与声音功率分贝数成正比。例如蚊子叫声与大炮响声相差100万倍，但人的感觉仅有60倍的差异，而100万倍恰是60dB。[编辑本段]逻辑电平的一些概念　　要了解逻辑电平的内容，首先要知道以下几个概念的含义：　　1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。　　2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。　　3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。　　4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。　　5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。　　对于一般的逻辑电平，以上参数的关系如下：　　Voh > Vih > Vt > Vil > Vol。　　6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。　　7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。　　8：Iih：逻辑门输入为高电平时的电流（为灌电流）。　　9：Iil：逻辑门输入为低电平时的电流（为拉电流）。　　门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：　　（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih）　　（2）：RL > （VCC－Vol）/（Iol＋m*Iil）　　其中n：线与的开路门数；m：被驱动的输入端数。　　：常用的逻辑电平　　·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。　　·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。　　·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。　　·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。　　·低电压的逻辑电平还有2.5V和1.8V两种。　　·ECL/PECL和LVDS是差分输入输出。　　·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。　　一点补充：RS-232C采用的是负逻辑，即逻辑“1”：－5V至－15V；逻辑“0”：+5V至+15V。　　而CMOS电平为：逻辑“1”：4.99V；逻辑“0”：0.01V；　　TTL电平的逻辑“1”和“0”则分别为2.4V和0.4V。　　

7，数字电路方面关于TTL电平

你可以这样理解，TTL电平就是在TTL电路中关于高电平（2。4伏以上）和低电平（0。8伏以下）的定义，CMOS电平就是CMOS电路中关于高电平（0。9倍电源电压以上）和低电平（0。1倍电源电压以下）的定义。显然二者在数值上是不一样的。互相转换是可以的，可以通过一些电路来实现。有专门的转换接口电路，输入电压符合TTL电路的电平要求，输出符合CMOS电路的电平要求；反过来也是一样，输入电压符合CMOS电路的电平要求，输出符合TTL电路的电平要求。

是不同型号的数字集成电路，前者适用电源偏低，后者适用电源偏高，各自的电平相差较大，不能直接联接工作，必须设置偏置电阻辅助电平才可联接工作。

8，什么是高电平与低电平

呵呵在我的理解就是一个公共点是3v 0v就是低电平 5v就是高电平

我的理解是以阀值为基点，高于阀值的称高电平，低于阀值的称低电平。

数字电路信号的两种状态，正逻辑里信号电压高于某个值就算高电平，电压低于某个值就算低电平。具体的值要看相关芯片的手册

网上抄来的资料:1) 5V CMOS、 HC、 AHC、 AC中，输入大于3.5V算高电平 | | 输入小于1.5V算低电平； 2) 5V TTL 、ABT 、AHCT、 HCT、 ACT中，输入大于2V算高电平 | | 输入小于0.8V算低电平； 3) 3.3V LVTTL 、LVT、 LVC 、ALVC、LV 、ALVT中，输入大于2V算高电平 | | 输入小于0.8V算低电平； 4) 2.5V CMOS、 ALVC 、LV 、ALVT中，输入大于1.7V算高电平 | | 输入小于0.7V算低电平；

我觉得也是相对来言的要知道这个怎么相对我觉得很茫然

我个人粗浅的以为有电压为高电平1,无电压为低电平0

9，电路中什么是高电平低电平

逻辑电平的一些概念要了解逻辑电平的内容，首先要知道以下几个概念的含义： 1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平Vih > Vt > Vil > Vol。 6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。 8：Iih：逻辑门输入为高电平时的电流（为灌电流）。 9：Iil：逻辑门输入为低电平时的电流（为拉电流）。门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih）（2）：RL > （VCC－Vol）/（Iol＋m*Iil）其中n：线与的开路门数；m：被驱动的输入端数。：常用的逻辑电平 ·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。 ·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。 ·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。 ·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。 ·低电压的逻辑电平还有2.5V和1.8V两种。 ·ECL/PECL和LVDS是差分输入输出。 ·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。

10，数字电路的中间电压算什么电平

这要看具体的器件拉。数字电路的输入端都有下列两个参数：1）最低高电平输入电压，Vih；输入电压高于这个电压，为稳定的高电平。1）最高低电平输入电压，Vil；输入电压低于这个电压，为稳定的低电平。3）介于这两者之间的电压，是不稳定状态，可能是高电平，也可能是低电平。在设计数字电路时，前级输出信号的电平必须满足后级器件的上述1）和2）条件，电路才能稳定工作。

没有绝对的分界线，中间值不可靠，要避免。数字电路现在常用的是TTL和CMOS两种：TTL电源电压是5V,高电平是2.4V--5V,低电平0V--0.8V,中间电压值要避免，逻辑状态不稳定。CMOS电源电压较宽，有的可达12V,高电平接近Vcc值，一般0.7*Vcc－－Vcc，低电平0V---0.3*Vcc ，同样要避免中间值。5V电源系统，CMOS与TTL系统电平可以兼容，有时需要加一个上拉电阻。对模拟与数字电路之间电平的转换，可以采用输入端是施密特触发方式的器件。

模拟电路需要考虑线性和动态范围，所以工作电压不可以做的很低；而数字电路只是提供了逻辑状态的输入和输出，具体说也就是能表示高电平和低电平就可以了，这一点与模拟电路有明显的区别，因此数字电路的工作电压可以比较低。工作电压低的好处很多：元器件不易损坏，耗电少等等。工作电压低了，当然输出、输入电平也就低了，不过这个也涉及到一个统一标准问题，最早的时候是规定了5v的工作电压，后来逐步降低到3.3v或更低。

一般认为对于TTL电平来说3v—Vcc算是高电平。0v--0.8v算是低电平。处于两者之间的状态，电平无法确定。逻辑状态不稳定。所以数字电路一般就是两种状态，要么高电平，要么低电平。（当然还有一种高阻态，相当于TTL中的集电极开路状态）。如果出现了其他形式的电压状态，那么只能认为你的系统有故障了。但是这里面还有一个问题。就是如果你用万用表去测量高频数字电路（电平变化很快的电路，比如晶振引脚上的电压）你会发现量出来的电压确实是2.5v。原因在于一般的万用表只能测量直流电压。或者频率为50hz的交流电。如果测量其他频率的电压要用示波器。比如测量高频的数字信号时如果你在示波器上看，就是明显的方波信号了。

数字电路中高电平和低电平是“好”的电平，能清楚地表示电路的逻辑状态。中间电平是“坏”电平，你不知道它到底是“高”还是“低”。对输入端来说，遇到中间电平，输出端的状态是无法确定的，可能是“高”，也可能是“低”，这不是我们的希望的。对输出端来说，如果出现中间电平，说明电路可能出故障了，需要更换了。

数字电路里电阻多少算高电平，数字电路中逻辑电平的高低是怎样规定的

1，数字电路中逻辑电平的高低是怎样规定的

2，数字电路中的高电平电压是指几V到几V还有低电平

3，高中通用技术选修电子控制技术问题简单的数字电路中如何判断是高

4，高电平和低电平的范围是多少

5，数字电路中主要是由数字门电路组成在数

6，电路里的电平是什么怎么判断高低电平

7，数字电路方面关于TTL电平

8，什么是高电平与低电平

9，电路中什么是高电平低电平

10，数字电路的中间电压算什么电平

最近更新

相关文章

半导体最新文章

芯片排行榜推荐

半导体排行榜精选

半导体文章排行榜

热门标签

数字电路里电阻多少算高电平，数字电路中逻辑电平的高低是怎样规定的

1，数字电路中逻辑电平的高低是怎样规定的

2，数字电路中的高电平电压是指几V到几V还有低电平

3，高中通用技术选修电子控制技术问题简单的数字电路中如何判断是高

4，高电平和低电平的范围是多少

5，数字电路中主要是由数字门电路组成在数

6，电路里的电平是什么 怎么判断高低电平

7，数字电路方面关于TTL电平

8，什么是高电平与低电平

9，电路中什么是高电平低电平

10，数字电路的中间电压算什么电平

最近更新

相关文章

半导体最新文章

芯片排行榜推荐

半导体排行榜精选

半导体文章排行榜

热门标签

6，电路里的电平是什么怎么判断高低电平