Ttl门的高电平多少，TTL集成电路的高电平为1低电平为0电平值分别是多少

来源：整理时间：2023-04-13 12:48:20 编辑：亚灵电子网手机版

本文目录一览

1，TTL集成电路的高电平为1低电平为0电平值分别是多少
2，为什么TTL门的输入端悬空相当于逻辑高电平实际电路中TTL与非门
3，TTL门的工作原理
4，TTL逻辑门电路的典型高电平值是多少
5，为什么这个TTL门电路输出的是低电平

1，TTL集成电路的高电平为1低电平为0电平值分别是多少

数字电路中，由TTL电子元器件组成电路使用的电平。电平是个电压范围，规定输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

TTL集成电路的高电平为1低电平为0电平值分别是多少

2，为什么TTL门的输入端悬空相当于逻辑高电平实际电路中TTL与非门

从原理图上看，如TTL与非门的输入端是NPN 三极管的发射极，三极管的基极有电阻接电源VCC,当三极管的输入端悬空时，三极管的基极到发射极无电流，三极管截止，通过放大反相使得输出为低电平。所以输入端悬空相当于逻辑高电平。实际电路中TTL与非门输入端可以悬空。

ttl输入端悬空的效果跟输入高电平的情况相同，如果输入低电平的话，无论其他输入是低还是高，都无意义，因为它们与非结果都为1。所以当输入为高或悬空的时候，与非门才有意义。注意：cmos与非门没有悬空状态。

为什么TTL门的输入端悬空相当于逻辑高电平实际电路中TTL与非门

3，TTL门的工作原理

是由BJT构成的逻辑门电路，高电平5V底电平0V，工作原理是在基极加一点的电压，来导通或截止BJT！·

多发射极晶体管一般用作为ttl电路中的第一个管子，它有两种重要的作用：（1）提高电路速度：因为当电路由开态转变为关态时，多发射极晶体管即首先进入过饱和状态，然后才驱使其后面的晶体管截止，故多发射极晶体管具有抽出它后面的晶体管基区中过量存储电荷的作用，多个发射极，这种抽出作用更大，从而可提高电路的开关速度，这也是ttl电路开关速度较高的一个重要原因。（2）提高集成度：因为一个多发射极晶体管实际上也就起着几个晶体管的作用（用以实现与非门的功能），所以在高速集成电路中，有利于提高集成度。

TTL门的工作原理

4，TTL逻辑门电路的典型高电平值是多少

常见的15V、12V、5V

TTL电路的逻辑高电平定义是：V+>Vcc-1.2v,低电平定义是：V-<1.2v

TTL电平：输出高电平>2.4V,输出低电平<0.4V。在室温下copy，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：zhidao输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

ttl电平：输出高电平>2.4v,输出低电平<0.4v。在室温下，一般输出高电平是3.5v，输出低电平是0.2v。最小输入高电平和低电平：输入高电平>=2.0v，输入低电平<=0.8v，噪声容限是0.4v。

5，为什么这个TTL门电路输出的是低电平

这是个或非门电路，或非门电路的一个输入端是10k电阻接地。TTL电路悬空相当于输入为高电平，加10k电阻接地，10k电阻阻值太大，不能把输入端拉低为低电平，输入端输入为高电平，或非门电路，不管Vil输入是多少，输出都为低电平。

1. 接电阻的输入端，要同时看接的是高电平还是低电平及电阻的大小。如果接的是高电平，无论接的电阻多大都可以看作是接高电平。如果接的是低电平，那么当接的电阻小于1k时，可以看作是接的低电平，例y2的第二根脚。当接的电阻大于10k时，那么可以看作是接的是高电平，例y4，y6的第二根脚。当接的电阻在1k~10k之间时，无法判断，一般不能这么接。2. 第一幅图的第一个，是一个普通的与非门，输出端只有两种状态，高或低。第三根线是悬空，要看作是高电平。3. 多个oc门并联，当其中一个为低电平时，输出端为低电平，当所有的oc门都为高电平时，输出端为高电平。另y5和y6均为低有效三态门，而三态脚接的又是高电平，所以无论是什么输入状态，输出端应为高阻态。