多个触发器使用不同的时钟脉冲信号，即同步时序逻辑电路形成异步电路。电路设计可以分为同步电路和异步电路设计，因为异步电路具有以下优点——没有时钟偏移问题，同步电路使用时钟脉冲来同步其子系统，而异步电路不使用时钟脉冲来同步，其子系统使用特殊的“开始”和“结束”信号来同步，异步二进制计数器的构造方法如下:异步计数器是一种异步时序电路，其主要特点是内部触发器的时钟脉冲端CP没有全部连接在一起，因此每个触发器的翻转时刻是先有后有，其输出可能产生干扰毛刺，但其电路结构简单。
同步时序逻辑电路中有一个公共时钟信号，电路中的所有存储元件都受其控制。只有当时钟信号到来时，存储元件的状态才会改变。并且使用其中正常定时信号和校正信号可以在任何时间切换的电路来访问它。（异步复位触发器在同一时钟下不能同步工作。时钟脉冲CP具有不同的功能:同步复位时钟脉冲CP控制所有触发器同步工作；异步复位时钟脉冲CP仅触发一些触发器，其他触发器由电路的内部信号触发。
蜂鸣器电路，即选择定时时，时钟脉冲CP具有不同的功能:（同步设置时钟脉冲CP控制所有触发器同步工作。同步是指与时钟同步，即在满足时钟触发条件时检测清零信号是否有效，如果有效，将在下一个时间段的触发条件下清零。异步意味着当清除信号有效时，无论触发脉冲如何都会立即清除。（异步复位时钟脉冲CP仅触发一些触发器，其他触发器由电路的内部信号触发。
使用异步清零，而是带有基本RS触发器的时间校准电路，有效条件不同:满足同步设置输入条件，等待时钟在有效时间生效。巴斯，这是一个条件判断的过程，也就是判断计数值是否达到你的目标值的过程。最后，注意同步，不要使用异步时钟来操作。数字钟应具有分钟校正和时间校正功能，并应切断分位和时位的直接计数路径。
