IP核的时钟是多少，我用的FPGA的时钟源和ODDR2的IP核可以用在cpld中吗
我用的FPGA的时钟源和ODDR2的IP核可以用在cpld中吗时钟从专用引脚进FPGA，有专门的走线直接进GCLK驱动，如果不走专用引脚进，也可以进，但是要经过其他走线资源，增加延时。一般建议走专用引脚，这样延时小，而且延时固定，这个在高速系统里很重要。ip核都是有器件类型的限制的，一般不可以。再看看别人怎么说的。2，关于ISE147时钟IP核使用输出时钟恒为0ise14.7时钟IP核的RESET引脚，是低电平有效，这边reset置高的话输出当然为零啦。建议翻下IP核的手册。3，quartus里面出现...
更新时间：2023-08-30标签： IP核的时钟是多少ip核核的时钟 全文阅读