vcs timescale设置多少，verilog 怎么打印timeunit
verilog怎么打印timeunit在vcs的命令行加上+seed，然后再makefile将seed变量设为系统时间好像是可以的看你的时间定义。`timescale1ns/100pstimeunittimeprecision在延迟的时候直接#1s也可2，仿真中有多个timescale时VCS到底是怎么处理的第一个warning出现是因为你在testbench里头没有指明timescale，也就是说你的#50是表示50ns，还是50ps，或者是50us？修改方法：在testbench里第一行，modl...
更新时间：2023-02-06标签： vcs设置多少verilog 全文阅读