总线数据输入/输出引脚。总线时钟输入引脚，悬空引脚通常是输出引脚，根据需要，芯片的其余输入引脚不能悬空，可以连接上拉电阻或下拉电阻，RST复位输入引脚，用于复位微控制器。SCK时钟输入引脚，用于SPI总线，芯片上有一个点，紧挨着一只脚，但不一定，这主要与你的原理图有关，引脚悬空也可以，但最好设置为输入或输出。
芯片上的小圆圈是第一针，按逆时针方向排序；如果没有小圆圈，并且有一个半圆形的缺口，则左边的销为第一个销，并按逆时针方向排序。MOSI，主输出从输入，用于SPI总线。MISO，主输入和从输出，用于SPI总线。已暂停；浮动-浮动，变化和不固定；指此引脚上的电压不固定。但是，通常有一些闲置销不需要在实验室或图纸中处理。
一般来说，芯片引脚上的VDD（VCC）和GND经常成对出现。如果您正在绘图，则可以添加一个不需要检测的徽标，通常是一个红色十字。静电有许多来源。刚开始设计的时候没注意，总有莫名其妙的烂片。我建议我必须处理他们。在电子生产中使用CMOS集成电路时，除了仔细阅读产品说明或相关材料外。集成电路根据晶体管的性质分为TTL和CMOS。TTL擅长速度，而CMOS以低功耗而闻名。其中，CMOS电路因其优异的特性成为应用最广泛的集成电路。
事实上，IO的设置需要查看数据表和SCH建议书文档。Tir以避免pin冲突，这在高层次上是不固定的。至于连接拉电阻后是否为高电平，由内部电路决定，悬空端的水平实际上是不确定的，因此如果用仪表或示波器测量，它应该很低，因为测试设备相当于对地的外部负载。浮动（internal pull down）——下降——当内部电位下降时，此引脚的电压也会相应变化。
