差分线可以放多少过孔，请问差分线一根从另外一根的下面穿过可以吗

来源：整理时间：2023-01-07 21:29:37 编辑：亚灵电子网手机版

本文目录一览

1，请问差分线一根从另外一根的下面穿过可以吗
2，mentor graphics 差分线怎么打孔
3，pads lyout怎样在同一走线放数个过孔
4，DDR400 Layout准则
5，差分信号的比较

1，请问差分线一根从另外一根的下面穿过可以吗

最好不要这样处理，对如差分线来说最重要的是两线对称，（因为你已经有匹配了）可以考虑两线同时打孔

有转换的，输入端是 24v 0v pp np 输出段是 pp /pp np /np

请问差分线一根从另外一根的下面穿过可以吗

2，mentor graphics 差分线怎么打孔

在CES里设置好差分线的长度，阻抗等参数。选中差分线，点击自动布线，软件会自动帮你完成差分线的走线。另外在editor control--->tuning里也可以设置差分线相应的的参数。

mentor 里面可以设置某些线自动为差分线的周润景编的书里也有讲

明导（mentor graphics）简称：mentor，是电子设计自动化(eda)技术的领导产商。它提供完整的软件和硬件设计解决方案，是全球三大eda大佬之一。 mentor 除eda工具外，还具备非常多助力汽车电子厂商的产品，包括嵌入式软件等。mentor 的策略是在主业即eda工具方面持续加强自主研发，每年30%的销售收入作为科研经费投入。在eda工具中，硬件仿真器以24%的速率保持超高速率成长。

mentor graphics 差分线怎么打孔

3，pads lyout怎样在同一走线放数个过孔

覆铜部分加过孔就不说了，就说下其他网络走线追加多个过孔：走线时可以添加一个过孔，要追加多个过孔必须先在要添加过孔的地方添加铜箔（上下层都要加铜箔），并把铜箔的网络设置和走线相同。此时选中画线时追加的那个过孔，按组合键“ctrl+c”(跳出对话框选“yes”)复制后，按组合键“ctrl+v”，就可以继续添加过孔，点一次鼠标就添加一个，多点多加。

数个过孔？？什么意思啊？是问放多个过孔吗？

你好！在同一走线上放置多个过孔，常见于地线，办法是摆放好过孔后立马选中过孔glued住，这样过孔就不会掉了，要删除过孔先得解除过孔的glued属性。希望能帮助到你，希望被采纳！记得给问豆啊！

在同一走线上放置多个过孔，常见于地线，办法是摆放好过孔后立马选中过孔glued住，这样过孔就不会掉了，要删除过孔先得解除过孔的glued属性。希望能帮助到你，希望被采纳！

pads lyout怎样在同一走线放数个过孔

4，DDR400 Layout准则

1．时钟信号（1）差分布线，差分阻抗100欧姆，差分线误差±5mil。（2）与其它信号的间距要大于25mil，而且是指edge to edge的间距（3） CLK等长，误差±10mil。2．数据信号：（1）数据信号分为八组，每组单独分开走线，第一组为DDR_DQ[0：7]、DDR_DQSP0、DDR_DQSN0、DDR_DQM0，以此类推，同组信号在同一层走线。（2） DQ和DQM为点对点布线，（3） DQS为差分布线。差分线误差±5mil，差分阻抗100欧姆。（4）组内间距要大于12mil，而且是指edge to edge的间距，同组内DQ与DQM以DQS为基准等长，误差±5mil。（5） DQS与DDR2_CLKP等长，误差±5mil。（6）不同组信号间距：大于20mil（edge to edge的间距）（7） DDR_CKN/P之间的并联100欧姆电阻，需要放置在信号一分二的分叉地方（8）尽可能减少过孔（9）叠层设计的时候，最好将每一层阻抗线宽，控制在差不多宽度（10）信号走线长度，不超过2500mil3．控制信号和地址信号：(1) 组内间距要大于12mil，而且是指edge to edge的间距(2) 所有控制线须等长，误差±10mil。(3 不同组信号间距：大于20mil（edge to edge的间距）4．其它信号DDR_VREF走线宽度20mil以上。

5，差分信号的比较

差分信号与传统的一根信号线一根地线（即单端信号）走线的做法相比，其优缺点分别是： 1、抗干扰能力强。干扰噪声一般会等值、同时的被加载到两根信号线上，而其差值为0，即，噪声对信号的逻辑意义不产生影响。2、能有效抑制电磁干扰（EMI）。由于两根线靠得很近且信号幅值相等，这两根线与地线之间的耦合电磁场的幅值也相等，同时他们的信号极性相反，其电磁场将相互抵消。因此对外界的电磁干扰也小。3、时序定位准确。差分信号的接受端是两根线上的信号幅值之差发生正负跳变的点，作为判断逻辑0/1跳变的点的。而普通单端信号以阈值电压作为信号逻辑0/1的跳变点，受阈值电压与信号幅值电压之比的影响较大，不适合低幅度的信号。认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制 EMI 的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4 倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G 以上）IC封装PCB 设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0）。差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz 以下），EMI 也不会是很严重的问题，实验表明，相距 500Mils 的差分走线，在3 米之外的辐射能量衰减已经达到 60dB，足以满足 FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。 1. 时序得到精确的定义，这是由于控制信号线对的交叉点要比控制信号相对于一个参考电平的绝对电压值来得简单。这也是需要精确实现差分线对等长布线的一个理由。如果信号不能同时到达差分线对的另一端的话，那么源端所能够提供的任何时序的控制都会大打折扣。此外，如果差分线对远端的信号并非严格意义上的等值而反向，那么就会出现共模噪声，而这将导致信号时序和EMI方面的问题。2. 由于差分信号并不参照它们自身以外的任何信号，并且可以更加严格地控制信号交叉点的时序，所以差分电路同常规的单端信号电路相比通常可以工作在更高的速度。由于差分电路的工作取决于两个信号线(它们的信号等值而反向)上信号之间的差值，同周围的噪声相比，得到的信号就是任何一个单端信号的两倍大小。所以，在其它所有情况都一样的条件下，差分信号总是具有更高的信噪比因而提供更高的性能。差分电路对于差分对上的信号电平之间的差异非常灵敏。但是相对于一些其它的参考(尤其是地)来说，它们对于差分线上的绝对电压值却不敏感。相对来说，差分电路对于类似地弹反射和其它可能存在于电源和地平面上的噪声信号等这样的问题是不敏感的，而对共模信号来说，它们则会完全一致地出现在每一条信号线上。差分信号对EMI和信号之间的串扰耦合也具有一定的免疫能力。如果一对差分信号线对的布线非常紧凑，那么任何外部耦合的噪声都会相同程度地耦合到线对中的每一条信号线上。所以耦合的噪声就成为“共模”噪声，而差分信号电路对这种信号具有非常完美的免疫能力。如果线对是绞合在一起的(比如双绞线)，那么信号线对耦合噪声的免疫能力会更强。由于不可能在PCB上很方便地实现差分信号的绞合，那么尽可能地将它们的布线靠近在一起就成为实际应用中一种非常好的办法。布线非常靠近的差分信号对相互之间也会互相紧密耦合。这种互相之间的耦合会减小EMI发射，特别是同单端PCB信号线相比。可以这样想象，差分信号中每一条信号线对外的辐射是大小相等而方向相反，因此会相互抵消，就像信号在双绞线中的情况一样。差分信号在布线时靠得越近，相互之间的耦合也就越强，因而对外的EMI辐射也就越小。差分电路的主要缺点就是增加了PCB线。所以，如果应用过程中不能发挥差分信号的优点的话，那么不值得增加PCB面积。但是如果设计出的电路性能方面有重大改进的话，那么增加的布线面积所付出的代价就是值得的。