差分换成过孔间距多少合适，刚买的HTCg12查了一下是销往泰国的输入法里都是泰国的字母请

来源：整理时间：2023-01-09 12:22:44 编辑：亚灵电子网手机版

1，刚买的HTCg12查了一下是销往泰国的输入法里都是泰国的字母请

在设置，区域与文本里面设

搜一下：刚买的HTCg12查了一下是销往泰国的，输入法里都是泰国的字母，请问怎么改成中文拼音或手写

刚买的HTCg12查了一下是销往泰国的输入法里都是泰国的字母请

2，AD 差分线过孔间距的设置问题你解决了吗

设置规则，比如is 差分走线网络表，is 过孔，之后设置后孔孔间距就行。

AD 差分线过孔间距的设置问题你解决了吗

3，PADS在添加差分对时距离是6mil但是在动态设计的时候距离就

请注意，你这个很有可能是被规则限制了，什么意思了，如果你规则限制走线之间的网络间距为8MIL但是你在差分上又是6MIL这样规则就出错了，它还是遵从最高权限规则限制的~~~

你好！是不是跟线宽设置有关系打字不易，采纳哦！

PADS在添加差分对时距离是6mil但是在动态设计的时候距离就

4，PCB走差分线换层过孔有什么要求吗

过孔应该没有什么要求的。如果你对阻抗有严格的要求的话，那么就使用仿真来确定差分线的阻抗即可。

5，pcb差分信号线宽和线间距怎么计算

线宽的关系不大，除非是对高频阻抗有特殊要求的。线间距关系到差分信号2线间的电容，有专门的计算方式，由于公式很复杂就不贴了。PCB的差分信号布线，主要考虑2条信号线要并行布线，线的长度尽量相同。线的周围不要有强电场磁场信号

1、如果已知控制阻抗值，那么可以使用si9000软件反推适当的线宽与线距； 2、当然需要考虑多方面的因素，如介质厚度、参考层、铜厚等；

6，布差分走线时如何控制差分走线上的过孔之间的距离

1.将差分线新建一个NET CLASSES。2.新建差分规则选NET CLASS。选刚刚新建的NET CLASSES3.在CLEARANCE里增加过孔间距规则4.OK，这样就会按CLEARANCE里增加的过孔间距走线了。

7，差分对在换层打孔的地方同时多加地孔越好是什么原因

通常還是一對一的配置.以前有聽到專業人員提出他們的實驗室中的分析驗證結果 , 一般觀念會多打幾個 Via , 但是實驗結果是 , 並沒有變的更好. 還是維持相同的狀態. 當然不打的話是比較差的.只不過這個Via 要如何擺效果會比較好 , 這是要模擬驗證的. 通常是擺平的 , 和 Diff Via 成同一水平方向放 , 但也有人提出測試驗證後應該夾中間成垂直狀的擺法較佳.

這個說法有問題 , 應該不是加多一點會比較好

8，DDR400 Layout准则

1．时钟信号（1）差分布线，差分阻抗100欧姆，差分线误差±5mil。（2）与其它信号的间距要大于25mil，而且是指edge to edge的间距（3） CLK等长，误差±10mil。2．数据信号：（1）数据信号分为八组，每组单独分开走线，第一组为DDR_DQ[0：7]、DDR_DQSP0、DDR_DQSN0、DDR_DQM0，以此类推，同组信号在同一层走线。（2） DQ和DQM为点对点布线，（3） DQS为差分布线。差分线误差±5mil，差分阻抗100欧姆。（4）组内间距要大于12mil，而且是指edge to edge的间距，同组内DQ与DQM以DQS为基准等长，误差±5mil。（5） DQS与DDR2_CLKP等长，误差±5mil。（6）不同组信号间距：大于20mil（edge to edge的间距）（7） DDR_CKN/P之间的并联100欧姆电阻，需要放置在信号一分二的分叉地方（8）尽可能减少过孔（9）叠层设计的时候，最好将每一层阻抗线宽，控制在差不多宽度（10）信号走线长度，不超过2500mil3．控制信号和地址信号：(1) 组内间距要大于12mil，而且是指edge to edge的间距(2) 所有控制线须等长，误差±10mil。(3 不同组信号间距：大于20mil（edge to edge的间距）4．其它信号DDR_VREF走线宽度20mil以上。