MOS晶体管的栅源下拉电阻用于为FET提供偏置电压，保护FET免受静电干扰。当沟道电流上升时，由于沟道电阻的原因，在沟道中形成了从右到左的电压差，这将抵消一部分栅极偏置电压，并使沟道在漏极端变窄，当电流继续上升时，漏极电压也将上升到等于偏置电压，漏极电流饱和，漏极电流的大小由栅极偏置决定。
如图所示，PN结J2被源极金属短路，PN结J1内建电场的水平方向从右向左。当向漏极施加正电压时，PN结J1反向偏置，并且当不向栅极施加偏置电压时，没有电流流过漏极和源极。以NMOSFET为例。当在栅极和源极之间施加直流电压时，电子被吸引到表面，形成电子传导通道。相反，无论有无反向偏置，都不会形成导电沟道。MOS管的击穿主要是由于其输入电阻高，栅极和源极之间的电容小，容易被外部电磁场或静电充电。
集成电路的基本单元CMOS相当于一个可控开关。CMOS本身相当于非门，它也用作传输开关。栅极在正偏压下导通，在零偏压或反向偏压下关断。当栅极施加的正电压超过MOS的栅极导通电压Vth时，在栅极能级以下形成充满电子的反型层，从而形成MOS导电沟道。为什么要在MOS栅极源极上增加一个下拉电阻？PN结相当于一个开关，正向偏置导通，反向偏置截止。
由此，我们可以得到工艺迭代，也称为如下工艺:130纳米90纳米M6 5纳米45纳米28纳米14纳米7纳米5纳米3纳米。目前，最先进的工艺是3 nm工艺。解决方法包括使用具有保护电阻的MOS管，选择具有内部保护电阻的MOS管，焊接时烙铁必须可靠接地。反型层的电压没有在沟道的漏极端附近建立，导致沟道预夹断。
当漏极电压很小时，整个沟道的厚度基本相同，沟道阻抗基本不变。根据杂质类型的不同，导电性有两种类型，一种是电子导电性，另一种是空穴导电性，另一种是p型半导体，CMOS电路是一种非门。这就是集成电路芯片，缩写为ICchip，因此，场效应晶体管，英文缩写为FET，也缩写为MOSFET，得到进一步发展。
