三态门高阻态电压是多少，933TTL三态门输入为10K的电阻是相当于高还是低电平

来源：整理时间：2023-10-06 11:27:58 编辑：亚灵电子网手机版

本文目录一览

1，933TTL三态门输入为10K的电阻是相当于高还是低电平
2，三态门高阻态时输出电平是多少与输出高电平时有什么区别
3，求解数电疑点三态门高阻态输出接下一级TTL时应视为高电平还是
4，TTL三态门是什么呀
5，三态门是否输出高阻态取决于它的端
6，三态输出电路是什么意思不理解
7，三态门在高阻状态下用万用表测输出电压会有度数吗

1，933TTL三态门输入为10K的电阻是相当于高还是低电平

电阻大于25K 的为高低于25K的为低

933TTL三态门输入为10K的电阻是相当于高还是低电平

2，三态门高阻态时输出电平是多少与输出高电平时有什么区别

三态门高阻态时输出电平是多少－－－－三态门高阻态时，无输出电平。三态门高阻态时，输出端是高阻态。三态门高阻态时，输出端的电平，取决于与其相连的其它器件。

三态门高阻态时输出电平是多少与输出高电平时有什么区别

3，求解数电疑点三态门高阻态输出接下一级TTL时应视为高电平还是

应该是高电平，高阻态时会随着外部电路的状态改变而改变，所以你所说的解法结果应该是高电平。

算低，因为高阻时就是没有电压啦。再看看别人怎么说的。

求解数电疑点三态门高阻态输出接下一级TTL时应视为高电平还是

4，TTL三态门是什么呀

楼主这些如果你也读过电子线路单片机理解起来不难，如果没有读过有难度 TTL:一般电源电压是5V的单片机输出的信号就是TTL电平，信号幅度为0~5V 三态门:是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路高阻态相当于隔断状态。三态门都有一个EN控制使能端，来控制门电路的通断。

5，三态门是否输出高阻态取决于它的端

三态门分为输出，输入，和空置。输出时会出现高低变化的脉冲串。幅度基本和器件的电源电压相同。输入状态端口对地具有很高阻值，等待外部信号输入，其内部对应的是运放的输入端。空置是对地电阻无限大，既不能输出也不能输入。这三态门内部具有一组模拟开关受芯片程序控制。

看你的接线情况，如果通过电阻接正，则，是电源电压；如果通过电阻接地，则，是0v；如果有电阻分压，则，是分压值。

6，三态输出电路是什么意思不理解

1. 高电平。2. 低电平。3. 高阻态，即此脚内部“不通”，不管外面电压是多少，它不掺和。

三态门，三态电路是一种重要的总线接口电路。这里的三态，是指它的输出既可以是一般二值逻辑电路的正常的“0”状态和“1”状态，又可以保持特有的高阻抗状态，第三种状态——高阻状态的门电路（高阻态相当于隔断状态）。处于高阻抗状态时，其输出相当于断开状态，没有任何逻辑控制功能。三态电路的输出逻辑状态的控制，是通过一个输入引脚实现的。当g为低电平输入时，三态电路呈现正常的“0”或“1”的输出；当g为高电平输入时，三态电路给出高阻态输出。

7，三态门在高阻状态下用万用表测输出电压会有度数吗

高阻时对VCC和GND都没电压.低电平时对VCC有电压对GND没电压

吸电流、拉电流输出、灌电流输出拉即泄，主动输出电流，从输出口输出电流；灌即充，被动输入电流，从输出端口流入；吸则是主动吸入电流，从输入端口流入。吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸收电流是主动的，从芯片输入端流入的叫吸收电流。灌入电流是被动的，从输出端流入的叫灌入电流；拉电流是数字电路输出高电平给负载提供的输出电流，灌电流时输出低电平是外部给数字电路的输入电流。这些实际就是输入、输出电流能力。拉电流输出对于反向器只能输出零点几毫安的电流，用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为5~10ma)。上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！“电阻同时起限流作用”！下拉同理！2、上拉是对器件注入电流，下拉是输出电流3、弱强只是上拉电阻的阻值不同，没有什么严格区分4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。二、拉电阻作用1、一般作单键触发使用时，如果ic本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在ic外部另接一电阻。2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！3、一般说的是i/o端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，i/o端口的输出类似与一个三极管的c，当c接通过一个电阻和电源连接在一起的时候，该电阻成为上c拉电阻，也就是说，如果该端口正常时为高电平；c通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流5、接电阻就是为了防止输入端悬空6、减弱外部电流对芯片产生的干扰7、保护cmos内的保护二极管，一般电流不大于10ma8、通过上拉或下拉来增加或减小驱动电流9、改变电平的电位，常用在ttl-cmos匹配10、在引脚悬空时有确定的状态11、增加高电平输出时的驱动能力。12、为oc门提供电流三、上拉电阻应用原则1、当ttl电路驱动coms电路时，如果ttl电路输出的高电平低于coms电路的最低高电平（一般为3。5v），这时就需要在ttl的输出端接上拉电阻，以提高输出高电平的值。2、oc门电路“必须加上拉电阻，才能使用”。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在coms芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。四、上拉电阻阻值选择原则1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点，通常在1k到10k之间选取。对下拉电阻也有类似道理。对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素”：1。驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。2。下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开