异或门有多少个晶体管，异或门最少可以有几个晶体管组成

来源：整理时间：2023-02-17 07:00:43 编辑：亚灵电子网手机版

本文目录一览

1，异或门最少可以有几个晶体管组成
2，求教逻辑门个数计算
3，逻辑门电路的构造
4，集成电路集成的最多的元件是什么
5，xor gate用晶体管怎么搭建
6，帮忙用真值表法分析一下CMOS与非门或非门异或门电路谢谢啊
7，CPU是由什么组成的

1，异或门最少可以有几个晶体管组成

最少需要十个，将其进行变化，贴个非运算就知道了

你好！计数的话所少也得一个吧我的回答你还满意吗~~

异或门最少可以有几个晶体管组成

2，求教逻辑门个数计算

1. 非门 2.与门 3.或门 4.与非门 5.或非门 6.异或门2. 逻辑门(Logic Gates)是在集成电路(Integrated Circuit)上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的"真"与"假"或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括"与"门，"或"门，"非"门，"异或"门(Exclusive OR gate)(也称:互斥或)等等。逻辑门可以组合使用实现更为复杂的逻辑运算。

求教逻辑门个数计算

3，逻辑门电路的构造

二极管，三极管，MOS管都能构成基本门电路，不知是说的哪种如果学数字电路的话并不太探究门电路的构造，知道逻辑功能就行了，用的时候可以查手册。给出基本门电路内部构造的话，用模电的知识也能分析出逻辑功能来。

是由互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor 简称CMOS)构成的,最简单的逻辑门——非门就是由一个PMOS和一个NMOS构成的，最基础的还有与非门和或非门，他们都是由两个PMOS和两个NMOS构成的。

实现基本和常用逻辑运算的电子电路，叫逻辑门电路。　　在数字电路中,所谓“门”就是只能是先基本逻辑关系的电路。　　最基本的逻辑关系是与、或、非，最基本的逻辑门是与门、或门、和非门。　　实现“与”运算的叫与门，实现“或”运算的叫或门，实现“非”运算的叫非门，也叫做反相器，等等。　　逻辑门是在集成电路（也称：集成电路）上的基本组件。　　逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。　　简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。　　高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”门，“或”门，“非”门，“异或”门（也称：互斥或）等等。　　逻辑门可以组合使用实现更为复杂的逻辑运算。

逻辑门电路的构造

4，集成电路集成的最多的元件是什么

半导体产业中有两大分支：集成电路和分立器件。集成电路（integrated circuit，港台称之为积体电路）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构； .集成电路板按其功能、结构的不同，可以分为模拟集成电路板和数字两大类 .按制作工艺可分为半导体和薄膜。 .按集成度高低的不同可分为小规模、中规模、大规模和超大规模集成电路。分立功率器件被广泛应用到消费电子、计算机及外设、网络通信，汽车电子、led显示屏等领域。包括： -半导体二极管：锗二极管、硅二极管、化合物二极管等； -半导体三极管：锗三极管、硅三极管、化合物三极管等； -特种器件及传感器； -敏感器件：压力敏感器件、磁敏器件（含豁尔器件及霍尔电路）、气敏器件、湿敏器件、离子敏感器件、声敏感器件、射线敏感器件、生物敏感器件、静电感器件等； -装好的压电晶体类似半导体器件； -半导体器件专用零件。

集成电路么，当然各种基本单元电路都可能会集成进去了，什么与非门、或门、异或门、加法器、乘法器、存储器，寄存器等等。若说集成电路上面都有什么，那就是像个馅层很多的汉堡，底层是硅基底，上面是一层又一层的氧化层夹着的多晶硅层，每层多晶硅都包含了大量用扩散、掺杂形成的基本单元元器件及以铝或者铜布出的导线，这些导线在层间以通孔连接，就和PCB板一样的道理，只不过PCB板焊上的是分立元件，用多层导线布线而已。

5，xor gate用晶体管怎么搭建

在用高于常见的电源电压(如24V)设计逻辑电路时，可以结合使用标准逻辑系列与一只稳压器，通过电平转换器做接口。另外，如果逻辑并不太复杂，速度也不是非常高，可以用分立元件建立门控电路，直接用当前电压运行。分立元件的AND、OR和NOT功能都相对简单明确，但XOR和XNOR功能通常需要多个AND、OR和NOT基础功能的组合。本例给出了一种不常见方法，用两只电阻、四只二极管和一只晶体管，就能完成异或功能。NPN结构获得的是XNOR运算，而PNP结构则得到XOR运算。本例给出了一种不常见方法，用两只电阻、四只二极管和一只晶体管，就能完成异或功能。NPN结构获得的是XNOR运算，而PNP结构则得到XOR运算。图1，XNOR(a)和XOR运算(b)的分立实现能够使标准逻辑系列在较高电源电压下运行。集电极上6.8kΩ的选择要看驱动A和B输入端的是标准TTL逻辑还是CMOS逻辑，可根据应用来选择。CMOS4000系列能够在5V电源下可靠地供出或吸入1mA。低速TTL可以供出0.4mA，吸入8mA。对于基极电流，一个0.4mA的逻辑1驱动电流就足够了，但是A或B端的逻辑0形成了射极电流，CMOS的1mA吸入电流极限就成问题了。在有1mA净电流，输出负载维持在大约250μA时，必须选择一只6.8kΩ电阻(0.75mA×6.8kΩ)才能获得大约5V压降。然后，考虑XOR结构，此时无论A或B的逻辑0都是相对基极，而逻辑1是相对射极。Y上的逻辑1电压为VH-0.6V-VCE，而逻辑0约为0V，但通过集电极电阻限制了电流。这里的问题是，TTL逻辑1的输出电流大约为0.4mA，这是晶体管的射极电流。集电极电阻选10kΩ时，其电压降可以达到近4V。这个电平足以驱动CMOS负载，但对TTL则不然，当Y为逻辑0时，其逻辑0的输入至少需要0.4mA的电流。10kΩ无法提供这一电流。但是，采用前面的X NOR 结构，并在Y后另加反相晶体管，就得到了XOR功能(图1b)。XOR似乎只适用于A 和B端的CMOS/TTL输入，只能在输出Y 驱动CMOS。

6，帮忙用真值表法分析一下CMOS与非门或非门异或门电路谢谢啊

输入输出非门： 0 1 1 0 或非门： 0 0 1 0 1 0 1 0 0 1 1 0 异或门： 0 0 0 0 1 1 1 0 1 1 1 0

CMOS与非门接输入信号和1或非门接输入信号和0异或门接输入信号和1

真值表是最简单最直接的方法了，还是自己根据逻辑表达式自己算算看看吧，这样自己就会了，也明白了，比直接看真值表强得多

其实都可以推算的，这里的与非门都工作在开关状态。a\b=0\0时，t3\t4（都是pmos）都导通，所以f就是vdd，也就是高电平。其实从这里推论，只要a、b任意有一个是0，f都是vdd。a\b=1\1时，t3\t4都截止，这没话说。而下面的两个，t1先导通，导通后，t2的s极接地，t2也满足了饱和导通的条件，所以也跟着导通，所以f的电位就相当于接地，所以是0v。把这四种情况汇总起来，就是与非门的真值表。ps：数字电路的晶体管状态非常好判断，晶体管基本上都工作在开关状态。如果是放大状态的话，管子要消耗压降，再加上电流，很容易热起来。

7，CPU是由什么组成的

一、CPU的内核从结构上讲CPU内核分为两部分：运算器和控制器。（一）运算器 1、算术逻辑运算单元ALU（Arithmetic and Logic Unit） ALU主要完成对二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。在某些CPU中还有专门用于处理移位操作的移位器。通常ALU由两个输入端和一个输出端。整数单元有时也称为IEU（Integer Execution Unit）。我们通常所说的“CPU是XX位的”就是指ALU所能处理的数据的位数。 2、浮点运算单元FPU（Floating Point Unit） FPU主要负责浮点运算和高精度整数运算。有些FPU还具有向量运算的功能，另外一些则有专门的向量处理单元。 3、通用寄存器组通用寄存器组是一组最快的存储器，用来保存参加运算的操作数和中间结果。对于x86指令集只支持8个通用寄存器的缺点，Intel最新CPU采用了一种叫做“寄存器重命名”的技术，这种技术使x86CPU的寄存器可以突破8个的限制，达到32个甚至更多。 4、专用寄存器专用寄存器通常是一些状态寄存器，不能通过程序改变，由CPU自己控制，表明某种状态。（二）控制器运算器只能完成运算，而控制器用于控制着整个CPU的工作。 1、指令控制器指令控制器是控制器中相当重要的部分，它要完成取指令、分析指令等操作，然后交给执行单元（ALU或FPU）来执行，同时还要形成下一条指令的地址。 2、时序控制器时序控制器的作用是为每条指令按时间顺序提供控制信号。时序控制器包括时钟发生器和倍频定义单元，其中时钟发生器由石英晶体振荡器发出非常稳定的脉冲信号，就是CPU的主频；而倍频定义单元则定义了CPU主频是存储器频率（总线频率）的几倍。 3、总线控制器总线控制器主要用于控制CPU的内外部总线，包括地址总线、数据总线、控制总线等等。 4、中断控制器中断控制器用于控制各种各样的中断请求，并根据优先级的高低对中断请求进行排队，逐个交给CPU处理。二、CPU的外核 1、解码器（Decode Unit）这是x86CPU特有的设备，它的作用是把长度不定的x86指令转换为长度固定的指令，并交由内核处理。解码分为硬件解码和微解码，对于简单的x86指令只要硬件解码即可，速度较快，而遇到复杂的x86指令则需要进行微解码，并把它分成若干条简单指令，速度较慢且很复杂。好在这些复杂指令很少会用到。 2、一级缓存和二级缓存（Cache）一级缓存和二级缓存是为了缓解较快的CPU与较慢的存储器之间的矛盾而产生的，以及缓存通常集成在CPU内核，而二级缓存则是以OnDie或OnBoard的方式以较快于存储器的速度运行。对于一些大数据交换量的工作，CPU的Cache显得尤为重要。三、指令系统要讲CPU，还要了解一下指令系统。指令系统指的是一个CPU所能够处理的全部指令的集合，是一个CPU的根本属性，因为指令系统决定了一个CPU能够运行什么样的程序。我们常说的CPU都是X86系列及兼容CPU ，所谓X86指令集是美国Intel公司为其第一块16位CPU（i8086）专门开发的，虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到今天的Pentium4系列，但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源（如Windows系列），Intel公司所生产的所有CPU仍然继续使用X86指令集。另外除Intel 公司之外，AMD和Cyrix等厂家也相继生产出能使用X86指令集的CPU，由于这些CPU能运行所有的为Intel CPU所开发的各种软件，所以电脑业内人士就将这些CPU列为Intel的CPU兼容产品。四、CPU主要技术浅析 1、流水线技术流水线(pipeline)是 InteI首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由5~6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5~6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，从而提高了CPU的运算速度。 2、超流水线和超标量技术超流水线是指某些CPU内部的流水线超过通常的5~6步以上，例如Intel Pentium 4的流水线就长达20步。将流水线设计的步(级)数越多，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。超标量(supe rscalar)是指在 CPU中有一条以上的流水线，并且每时钟周期内可以完成一条以上的指令，这种设计就叫超标量技术。 3、乱序执行技术乱序执行(out-of-orderexecution)是指CPU采用了允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。比方说程序某一段有7条指令，此时CPU将根据各单元电路的空闹状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路执行。当然在各单元不按规定顺序执行完指令后还必须由相应电路再将运算结果重新按原来程序指定的指令顺序排列后才能返回程序。这种将各条指令不按顺序拆散后执行的运行方式就叫乱序执行(也有叫错序执行)技术。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CP U的运行程序的速度。 4、分技预溯和推测执行技术分枝预测(branch prediction)和推测执行(speculatlon execution) 是CPU动态执行技术中的主要内容，动态执行是目前CPU主要采用的先进技术之一。采用分枝预测和动态执行的主要目的是为了提高CPU的运算速度。推测执行是依托于分枝预测基础上的，在分枝预测程序是否分枝后所进行的处理也就是推测执行. 5、指令特殊扩展技术自最简单的计算机开始，指令序列便能取得运算对象，并对它们执行计算。对大多数计算机而言，这些指令同时只能执行一次计算。如需完成一些并行操作，就要连续执行多次计算。此类计算机采用的是“单指令单数据”（SISD）处理器。在介绍CPU性能中还经常提到“扩展指令”或“特殊扩展”一说，这都是指该CPU是否具有对X86指令集进行指令扩展而言。扩展指令中最早出现的是InteI公司的“MMX”，然后是Pentium III中的“SSE”，以及现在Pentium 4中的SSE2指令集。五、CPU的构架和封装方式（一） CPU的构架 CPU架构是按CPU的安装插座类型和规格确定的。目前常用的CPU按其安装插座规范可分为Socket x和Slot x两大架构。以Intel处理器为例，Socket 架构的CPU中分为Socket 370、Socket 423和Socket 478三种，分别对应Intel PIII／Celeron处理器、P4 Socket 423处理器和P4 Socket 478处理器。Slot x架构的CPU中可分为Slot 1、Slot 2两种，分别使用对应规格的Slot槽进行安装。其中Slot 1是早期Intel PII、PIII和Celeron处理器采取的构架方式，Slot 2是尺寸较大的插槽，专门用于安装PⅡ和P Ⅲ序列中的Xeon。Xeon是一种专用于工作组服务器上的CPU。（二） CPU的封装方式所谓封装是指安装半导体集成电路芯片用的外壳，通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的插槽与其他器件相连接。它起着安装、固定、密封、保护芯片及增强电热性能等方面的作用。 CPU的封装方式取决于CPU安装形式，通常采用Socket插座安装的CPU使用PGA(栅格阵列)的形式进行封装，而采用Slot X槽安装的CPU则全部采用SEC(单边接插盒)的形式进行封装。 1. PGA(Pin Grid Arrax)引脚网格阵列封装目前CPU的封装方式基本上是采用PGA封装，在芯片下方围着多层方阵形的插针，每个方阵形插针是沿芯片的四周，间隔一定距离进行排列的。它的引脚看上去呈针状，是用插件的方式和电路板相结合。安装时，将芯片插入专门的PGA插座。PGA封装具有插拔操作更方便，可靠性高的优点，缺点是耗电量较大。PGA也衍生出多种封装方式，最早的PGA封装适用于Intel Pentium、Intel Pentium PRO和Cxrix/IBM 6x86处理器； CPGA(Ceramic Pin Grid Arrax，陶瓷针形栅格阵列)封装，适用于Intel Pentium MMX、AMD K6、AMD K6－2、AMD K6 Ⅲ、VIA Cxrix Ⅲ处理器；PPGA(Plastic Pin Grid Arrax，塑料针状矩阵)封装，适用于Intel Celeron处理器(Socket 370)；FC－PGA(Flip Chip Pin Grid Arrax，反转芯片针脚栅格阵列)封装，适用于Coppermine系列Pentium Ⅲ、Celeron Ⅱ和Pentium4处理器。 2. SEC(单边接插卡盒)封装 Slot X架构的CPU不再用陶瓷封装，而是采用了一块带金属外壳的印刷电路板，该印刷电路板集成了处理器部件。SEC卡的塑料封装外壳称为SEC(Single Edgecontact Cartridge)单边接插卡盒。这种SEC卡设计是插到Slot X(尺寸大约相当于一个ISA插槽那么大)插槽中。所有的Slot X主板都有一个由两个塑料支架组成的固定机构，一个SEC卡可以从两个塑料支架之间插入Slot X槽中。其中，Intel Celeron处理器(Slot 1)是采用(SEPP)单边处理器封装；Intel的PentiumⅡ是采用SECC(Single Edge Contact Connector，单边接触连接)的封装；Intel的PentiumⅢ是采用SECC2封装。参考资料： http://wenwen.sogou.com/z/q825812431.htm

专业回答是由ALU和CU组成！

这个问题太简单了…肯定是由晶体管组成的啊…

几千万个晶体管组成的，可以看做是一个超级集成电路。

CPU内部结构大概可以分为控制单元、运算单元、存储单元和时钟等几个主要部分！