差分线一般阻抗设置多少，差分信号线一般阻抗控制在多少

来源：整理时间：2023-03-09 15:47:37 编辑：亚灵电子网手机版

本文目录一览

1，差分信号线一般阻抗控制在多少
2，伺服电机的驱动器输出的编码器差分信号阻抗为多少
3，差分阻抗为什么要10
4，差分放大电路射极电阻RE的阻值一般为多少
5，allegro关于阻抗控制差分阻抗控制一些问题

1，差分信号线一般阻抗控制在多少

100Ω±10%

差分信号线一般阻抗控制在多少

2，伺服电机的驱动器输出的编码器差分信号阻抗为多少

100KΩ

一般都是单路信号经差分IC变成差分输出的。再看看别人怎么说的。

伺服电机的驱动器输出的编码器差分信号阻抗为多少

3，差分阻抗为什么要10

+/-10%是对PCB厂商制程控制要求的公差，通常+/-10%一般的厂商都可以做到，如果你要求严格点，也可以要求+/-7%，高端的厂商也可以做到，再严格点，+/-5%，一流厂商可以做到，但价格会贵些，因为技术和良率的原因。总之，对差分信号而言，阻抗值越靠近理论值越好，而不是一定要+/-10%。

差分阻抗为什么要10

4，差分放大电路射极电阻RE的阻值一般为多少

由于RE对共模信号有负反馈作用，而对差模信号无负反馈作用所以理论上RE越大，共模负反馈越强，抑制零漂的效果越好，但是，RE越大，其两端的直流压降也越大，这样会带来两个问题1增大电路的静态功耗2使输出电压的范围大大较小所以RE的值不宜取太大一般取几十KΩ，如27KΩ

注意对已共模信号而言相当于2re，对于差模信号而言该电阻相当于零。因为对于共模信号而言，流过re电阻的电流是2ie，在re上形成的电压是2iexre，相对于每一个三极管的发射极电流而言不就是iex2re了吗。所以对于单级放大电路处于共模信号时，该电阻相当于放大一倍。

5，allegro关于阻抗控制差分阻抗控制一些问题

我之前时间刚做过DDR3这方面的设计，针对DDR3布线阻抗控制这方面，楼主说的没错，顶层跟底层是微带线，跟内层带状线在阻抗上是有区别，这时候，在内层的差分间距与线宽与外层须不一样，这时候坚持的原则是走线阻抗不变原则，具体在设置差分对的时候，对其设置线宽，线距可以对不同层进行设置，这样就可以实现阻抗不变。希望对楼主有用！

cadence的层叠的gnd层，要设置成平面层，而不是conductor。要告诉cadence这是一个大平面，而不是走线层。

阻抗。

你用polar大概模拟计算下，然后把需要管控的部分告知制板厂，让他们按照阻抗要求，进行管控