如何查看fpga 有多少逻辑，查看FPGA的LUT是怎么实现逻辑功能

来源：整理时间：2023-08-01 22:26:19 编辑：亚灵电子网手机版

1，查看FPGA的LUT是怎么实现逻辑功能

学过数字电路后应该知道，任何逻辑都可以转成真值表。将真值表的值存到LUT中就实现逻辑功能了。

额

查看FPGA的LUT是怎么实现逻辑功能

2，如何判断FPGA中数字电路的逻辑级数

看timing report上由 logic level （anlogic FPGA）

前者通过专用软件对单片fpga门阵列编程达到设计目的；后者通过运用数字逻辑器件进行电路设计实现设计目的。

如何判断FPGA中数字电路的逻辑级数

3，如何查看FPGA中RAM数据

如果你有FPGA片内程序，那就很简单。只需要修改下输出引脚，将ram内数据输出到FPGA外部引脚，然后用示波器、逻辑分析仪或者随便什么工具查看，也可以用signaltap直接观察。要是你没有FPGA片内程序，那我就没办法了，毕竟片内数据是无法调出查看的，一定要有检测或采样手段才行。

fpga内部的ram实际上就是静态同步ram，不明白你问的如何存数据是什么意思

汇编.

如何查看FPGA中RAM数据

4，举例说明FPGA是如何通过查找表来实现其逻辑功能的

实现函数Y表达式，已知变量X和函数Y存放于DS:[20H]和DS:[21H]中. Y= |1 （X>0）

艰苦大后方对付

比如说与门，有四种情况1&0=0 0&0=0 1&1=1 0&1=0,那么综合时在FPGA中先将它们的结果存在板上，把输入作地址线寻址得到结果，有点像存储器一样的！

存放于

5，fpga的参数应该怎么看怎么看有多少门其他参数有什么用

这个DATASHEET有吧，怎能找不见呢。。。其实你去ALTERA官网买芯片的地方列的清清楚楚的。。。http://www.altera.com.cn/buy/buy-index.html在这个选择芯片可以直接看到逻辑门的。。再就是在quartusII 看了。。就你列的这个芯片 EP2是指Cyclone II系列 C5指的是大概有5000个逻辑门，就是你后边列的LE，如果是EP2C8Q208的话就是大概有8000个LE，T是指封装，后边的144 是指管脚数目后边这一堆不是一句话能说明白的，有关内部结构的东西还的买本书看。。 EDA先锋室的两本书买回来看看就明白了。

6，怎样预测FPGA开发板用到的逻辑单元的数目想做个项目但是怕买

FPGA的资源评估主要是包含 LE、BRAM、IO（含数量、最大支持速率、电平标准等）、SerDes接口数量和速率，PLL/DCM数量等。还有一些特殊资源（如乘法器、软核、PCI-E接口等）。其实这些都是可以通过器件的datasheet可以查到的。而你想做的MAC/LLC 部分，最好先按照功能进行模块划分，然后对每个模块进行资源评估，很多模块网上都有现成的代码可以借鉴（比较好评估资源）。如果你的功能要实现的比较多（如MAC学习、自适应、PHY，L2SW等），你所选的FPGA从最低端到最高端都可能涵盖。

现在的综合工具都会给出实际的消耗，如果你没有写好程序，那么找到别人写的程序，只要实现了大概的功能，就可以估计了。还可以找有相关经验的人进行估计。如果才开始学习，并且以后还会用到，那么买个DE2是个不错的选择（经费有报销）。

都有模块，比如赛灵思的或者altera的，或者网上下一个，一综合不就出来了。如果，你想全都自己做，就麻烦了。比如需要多少个加法器，多少个计数器，多少个blockram，多少个fifo，多少个dll，pll，多少组合逻辑，需要多少io，需要走哪些线的位置。很麻烦的。估计spartan3，cyclone2等系列找个中等规模的就可以了

7，怎样确定Quartus II Fitter报告中的逻辑关系使用数量

1、Quartus? II 所报告的逻辑利用率是对器件占用程度的评估。它显示为一个百分比，为设计中使用的半自适应逻辑模块（half-ALM）占器件可用half-ALM的比例。2、在Fitter报告中，术语 Combinational ALUT/register pairs和Combinational ALUT/register/register triples用于表示half-ALM。在Stratix? IV、Arria? II、Cyclone? IV或早期系列中的每个ALM 都有两个组合逻辑 LUT和两个寄存器，并且它们被成对组合为ALUT/register对。在Stratix V、Arria V 和Cyclone V器件中，每个ALM有两个组合LUT和四个寄存器, 并且它们被组合为ALUT/register/register三元组。3、逻辑利用率是通过估计需要多少个half-ALM来放置设计而计算出来的，表示为FPGA可用half-ALM的总数的百分比。逻辑利用率相较于寄存器利用率或是组合逻辑利用率能更好的体现器件的占用程度，因为它考虑了以下因素：4、逻辑利用率计算如下：( A - B + C ) / (Total number of half-ALMs in the device( A - B + C ) / (器件中的half-ALM的总数)5、其中A、B和C定义如下：A: 用于最终布局的组合ALUT/register对或用于最终布局的组合ALUT/register/register三元组这是布局后设计中完全使用或部分使用的half-ALM的数量。 B:估算的设计进行过程中通过ALUT和寄存器配对可补偿的ALUT/register对或是ALUT/register/register三元组。6、这是fitter对于可以通过将只使用了ALUT或是只使用了register的half-ALM进行组合使得每个half-ALM都既使用了ALUT又使用了register，从而可以释放的half-ALM数量的估计。对于每个可能的组组合，一个half-ALM 被释放。因此，在报告中，此数量显示为一个负数。如果Fitter可以尽量密集的封装所有的逻辑，那么该数值有助于估计将需要多少逻辑。请注意这类封装可能不会给于布线和时序性能的最佳结果。

解决方案id: rd05172012_146最后修改: 2012 年9 月05 日产品类别: 设计软件产品领域: 实现/优化产品子领域: 其他(优化)找到的版本: v10.0软件: quartus ii linux,quartus ii pc标题我怎样解释quartus ii fitter报告中报告的逻辑使用数量？说明quartus? ii 所报告的逻辑利用率是对器件占用程度的评估。它显示为一个百分比，为设计中使用的半自适应逻辑模块（half-alm）占器件可用half-alm的比例。在fitter报告中，术语 combinational alut/register pairs和combinational alut/register/register triples用于表示half-alm。在stratix? iv、arria? ii、cyclone? iv或早期系列中的每个alm 都有两个组合逻辑 lut和两个寄存器，并且它们被成对组合为alut/register对。在stratix v、arria v 和cyclone v器件中，每个alm有两个组合lut和四个寄存器, 并且它们被组合为alut/register/register三元组。逻辑利用率是通过估计需要多少个half-alm来放置设计而计算出来的，表示为fpga可用half-alm的总数的百分比。逻辑利用率相较于寄存器利用率或是组合逻辑利用率能更好的体现器件的占用程度，因为它考虑了以下因素：逻辑利用率计算如下：( a - b + c ) / (total number of half-alms in the device)( a - b + c ) / (器件中的half-alm的总数)其中a、b和c定义如下： a: 用于最终布局的组合alut/register对或用于最终布局的组合alut/register/register三元组这是布局后设计中完全使用或部分使用的half-alm的数量。 b:估算的设计进行过程中通过alut和寄存器配对可补偿的alut/register对或是alut/register/register三元组。这是fitter对于可以通过将只使用了alut或是只使用了register的half-alm进行组合使得每个half-alm都既使用了alut又使用了register，从而可以释放的half-alm数量的估计。对于每个可能的组组合，一个half-alm 被释放。因此，在报告中，此数量显示为一个负数。如果fitter可以尽量密集的封装所有的逻辑，那么该数值有助于估计将需要多少逻辑。请注意这类封装可能不会给于布线和时序性能的最佳结果。 c: 估算的不可用组合alut/register对或alut/register/register三元组由于各种原因，fitter不能完美的将所有的逻辑封装进每个器件资源。例如，由于使用的输入的数量，一些half-alm不能够与其它的half-alm相配对，并且由于布线限制，一些lab不能完整的放入10个 alm。根据half-alm，这个数量是对将成为不可用物理资源的最好的估计。相关解决方案