fpga相比fpga能加速多少，如果FPGA使用了软核速度是不是就上不去了

来源：整理时间：2023-09-24 02:14:08 编辑：亚灵电子网手机版

1，如果FPGA使用了软核速度是不是就上不去了

Xilinx马上有基于Arm9的FPGA出来就像集成microblaze，用quartus或ISE编译综合好后，下到FPGA里就行，就跟一般电路一样

nios2是有一块cpu的。如果驱动usb，两者都可以，但是nios2下驱动要快很多，再者你如果开发一个比较大的产品比喻变频器控制部分那么verilog有无能为力了。如果只作数据传输或是流水线就不适合用nios2

如果FPGA使用了软核速度是不是就上不去了

2，fpga的优点与缺点

大部分低级I / O端口通过FPGA进行控制和连接，这就降低了CPU等待低级别I/O端口的时间，同时也允许数据在传递到HPS之前进行相应的处理或调整。这是一种多么完美的设计，Cyclone V FPGA的接口可扩展，而且能够实现加速器的功能，这种设计架构提高了HPS层的处理能力。在这种情况下，正如图2所示，HDMI接口是非HPS本地接口，因此用作HDMI的MCU资源并不多。HDMI的输出在FPGA上运行，这降低CPU负载并添加了非本地接口；存在一个OpenCV加速示例，这是为了体现两种类型处理器结合的优势； Terasic已经实现了基本的通信功能范例，并且有一个预定义的引脚映射列表，该列表定义了电压和电流限制。总的来说，我很喜欢FPGA，并且对它的扩展和加速功能十分感兴趣。不过，我也想知道他们到底有哪些局限性。他们能运行到高的频率？他们可以支持哪些协议？他们会消耗多少LE？总的来说，IDE比我用过的其他软件更简单，并且包含了令人惊叹的文档。硬件似乎非常强大，现在我正在设计一个项目，这个项目能够测试板上的硬件限制。

fpga的优点与缺点

3，为什么要用fpga来实现千兆以太网传输速率

因为FPGA是并行处理的微处理器，相比其他串行处理器速度很快，即便如此，FPGA还可以倍频到很高的频率，在加上1KM带宽的差分信号传输，那么带宽高速度快，要求的芯片肯定也要并行的！希望可以帮到你，如果满意请采纳！

你这问题问的，没人要求你必须使用fpga实现千兆以太网啊，你可以使用arm啊，但是如果非要找点理由的话，那么fpga可配置，速度可以跑到很快算是一个理由

为什么要用fpga来实现千兆以太网传输速率

4，为什么CPU主频比FPGA快那么多但是却说FPGA可以加速

我想你走进了一个误区。显然你分不清FPGA与通用CPU的本质区别。说实话FPGA可以做成CPU，例如一些32位RSIC软核，但是也仅限于此. 1:FPGA不能单纯的看做一个芯片，更准确的应该做一个实现台，是粘合接口逻辑，数据流处理，做简单处理运算的平台。没有人傻着会拿一个高端FPGA做一款匹敌英特尔的处理器，高端的芯片动辄上万块，你认为它是用来实现英特尔i7的么?何况通用处理器并不只是数字单元的堆叠。用FPGA去实现一个奔腾?得不偿失。当然我们可以用FPGA去实现一个简单的ARM内核。 2:FPGA主要用在数据流处理，视频处理，数据采集等方面，所以在数据交换传输。数字机顶盒，数据采集卡等领域用的最多，目前高端FPGA集成了更多的DSP模块，高速串行收发器，嵌入式硬核，嵌入式RAM,或者FLASH，这些措施增强了它强大的系统集成功能。也就是说，FPGA功能越来越多，它可以替代系统更多的部分，把它们融入到FPGA中去。加大了系统的集成度，加上FPGA的灵活性，使他在当今板级设计领域变得越来越重要。 3:问这个问题，其实并没有实际意义，但是可以看出来你只是个新新人类而已。在FPGA中形容性能的词是资源，也就是说去衡量一个FPGA的高与低，主要是看内部资源容量(等效门)，看逻辑总量，看时钟管理单元个数，看PLL，看分布式RAM容量，看硬核个数，看DSP数目，看高速串行个数，看硬核接口块......等等，而不是单单看最高工作频率。而通用CPU最主要的参数就是浮点运算速度和主频了。一个侧重于数据流处理，一个侧重于指令运算。 4:总之:FPGA和通用CPU没什么可比性，也没有必要谁去实现谁，因为各自侧重不一样。目前，FPGA不会去替代通用CPU，通用CPU更不会去替代FPGA。可以告诉你，现在集成到FPGA里最强的CPU也就是ARM9处理器硬核了，你会拿它去拼什么CPU?不要纠结了，洗洗睡吧!

5，如何评价微软在数据中心使用FPGA代替传统

在数据中心，FPGA 相比 GPU 的核心优势在于延迟。像必应搜索排序这样的任务，要尽可能快地返回搜索结果，就需要尽可能降低每一步的延迟。如果使用 GPU 来加速，要想充分利用 GPU 的计算能力，batch size 就不能太小，延迟将高达毫秒量级。使用 FPGA 来加速的话，只需要微秒级的 PCIe 延迟（我们现在的 FPGA 是作为一块 PCIe 加速卡）。未来 Intel 推出通过 QPI 连接的 Xeon + FPGA 之后，CPU 和 FPGA 之间的延迟更可以降到 100 纳秒以下，跟访问主存没什么区别了。

CPU是靠软件来运行程序的，FPGA是靠硬件逻辑来实现功能的，相对来说要快！再看看别人怎么说的。

6，xilinx fpga每种型号的运行速度怎么看

vertex4 vertex5都可以，spartan 3的话速度低了，1G的采样用到的AD芯片输出是LVDS电平或者cml电平，lvds的话spartan 3还能接收，cml的话，spartan 3都没有硬件支持。spartan 3接收处理的能力不太行，而且不知道楼主采样后是不是要在FPGA里做算法或者直接输出，要是做算法的话，spartan 3的资源也比较局限，如果是输出，用到的逻辑资源不是很多，考虑到成本，可以一试，但是不建议。

如果是系统速度要求1g，很遗憾的说，没有一个fpga能够跑到。一般vertex单级逻辑最高能够到300~500mspartan只有50~100m如果你采样时1g，而通过串并转换，比如1g变成125m，那么很多型号都是可以的。但这里需要serdes的io技术了。

7，请教各位 FPGA的性能如何处理速度能达什么程度的CPUDSP

有个科技新闻上说国外有人用fpga做了个100核的处理器不计成本,就没有什么好说的了

处理速度概念很抽象啊，和fpga优化相关，用主频来衡量比较好，就是一个数字，好比较。fpga性能和处理速度和你具体的电路实现密切相关

这个没有可比性……想比都只能比比主频什么的

能做出全世界最快的cpu和显卡，每当台积电新工艺成熟时如28nm，第一个使用的就是FPGA，用FPGA来模拟新一代显卡，试运行硬件芯片内部电路图的代码，就是硬件仿真，不能通过再修改方案，但是也没有100倍，1000倍的说法，因为受制于台积电工艺，以及价格，良率，散热，以及下游厂商设计考虑（用不着那么大的芯片），不可能有厂家让FPGA芯片有脸盆那么大，所以仅仅能比显卡和cpu面积大数倍，这才能仿真下一代显卡，一般台积电工艺成熟后需要3个月至半年后才有下一代的显卡和手机cpu芯片问世

单片机、arm、 dsp 、fpga ：从本质上说，是同一类东西。都是嵌入式应用方面的主力。（51）单片机：技术比较成熟，原理上进行教学比较方便，但进行嵌入式应用显得太庞大，因而派生出arm单片机进行高端应用。 dsp：是数据处理的缩写。可以用单片机实现。但用单片机来做时，很多东西被闲置浪费了。 fpga：可编程逻辑阵列的缩写。实际上就是做一个芯片，用软件实现它的内部连接，达到用软件的方法实现硬件的目标。是用硬件实现的一种方法。是早期单片机（功能简单的逻辑应用）的现代实现方法。

8，如何使用FPGA加速机器学习算法

如何使用FPGA加速机器学习算法　当前，AI因为其CNN(卷积神经网络)算法出色的表现在图像识别领域占有举足轻重的地位。基本的CNN算法需要大量的计算和数据重用，非常适合使用FPGA来实现。上个月，Ralph Wittig(Xilinx CTO Office的卓越工程师) 在2016年OpenPower峰会上发表了约20分钟时长的演讲并讨论了包括清华大学在内的中国各大学研究CNN的一些成果。　　在这项研究中出现了一些和CNN算法实现能耗相关的几个有趣的结论：　　①限定使用片上Memory;　　②使用更小的乘法器;　　③进行定点匹配：相对于32位定点或浮点计算，将定点计算结果精度降为16位。如果使用动态量化，8位计算同样能够产生很好的结果。　　在演讲中Wittig还提到了CNN相关的两款产品：CAPI-compatible Alpha DataADM-PCIE-8K5 PCIe加速卡和Auviz Systems提供的AuvizDNN(深度神经网络)开发库。　　ADM-PCIE-8K5 PCIe加速卡　　Alpha DataADM-PCIE-8K5 PCIe加速卡用于X86和IBM Power8/9数据中心和云服务，加速卡基于Xilinx Kintex UltraScale KU115 FPGA，支持Xilinx SDAcess基于OpenCL、C/C++的开发和基于Vivado HLx的HDL、HLS设计流程。　　图1 Alpha DataADM-PCIE-8K5 PCIe加速卡　　Alpha DataADM-PCIE-8K5 PCIe加速卡片上带32GB DDR4-2400内存(其中16GB含ECC)，双通道SFP+支持双通道10G以太网接入。提供包括高性能PCIe/DMA在内的板级支持包(BSP) 、OpenPOWER架构的CAPI、FPGA参考设计、即插即用的O/S驱动和成熟的API等设计资源。　　AuvizDNN开发库　　深度学习技术使用大量的已知数据来找出一组权重和偏置值来匹配预期结果。处理被称之为训练，训练的结果是大量的模型，这一事实促使工程师们寻求使用GPU之类的专用硬件来进行训练和分类计算。　　随着未来数据量的巨幅增长，机器学习将会搬到云端完成。这样就急需一种既可以加速算法，又不会大规模增加功耗的处理平台，在这种情况下，FPGA开始登场。　　随着一些列的先进开发环境投入使用，软件开发工程师将他们的设计在Xilinx FPGA上实现变得更加容易。Auviz Systems开发的AuvizDNN库为用户提供优化的函数接口，用户可以针对不同的应用创建自定义的CNN。这些函数可以方便的通过Xilinx SDAcess这样的集成开发环境调用。在创建对象和数据池后，就会调用函数创建每一个卷积层、然后是致密层，最后是 softmax层

不知道具体是哪种机器算法，如果是现在使用比较广泛的基于svm的最优算法，应该是用fpga做quadratic programming. 事实上fpga并不善于做quadratic programming，因为这需要用fpga做矩阵逆运算。而这是比较麻烦的。但是fpga可以加速里面的矩阵乘法。

9，FPGA与CPLD的区别详细点

尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点:①CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FP GA可在逻辑门下编程,而CPLD是在逻辑块下编程。④FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。⑥CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。⑦在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。⑧CPLD保密性好,FPGA保密性差。⑨一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。随著复杂可编程逻辑器件(CPLD)密度的提高,数字器件设计人员在进行大型设计时,既灵活又容易,而且产品可以很快进入市场。许多设计人员已经感受到CPLD容易使用、时序可预测和速度高等优点,然而,在过去由于受到CPLD密度的限制,他们只好转向FPGA和ASIC。现在,设计人员可以体会到密度高达数十万门的CPLD所带来的好处。CPLD结构在一个逻辑路径上采用1至16个乘积项,因而大型复杂设计的运行速度可以预测。因此,原有设计的运行可以预测,也很可靠,而且修改设计也很容易。CPLD在本质上很灵活、时序简单、路由性能极好,用户可以改变他们的设计同时保持引脚输出不变。与FPGA相比,CPLD的I/O更多,尺寸更小。如今,通信系统使用很多标准,必须根据客户的需要配置设备以支持不同的标准。CPLD可让设备做出相应的调整以支持多种协议,并随著标准和协议的演变而改变功能。这为系统设计人员带来很大的方便,因为在标准尚未完全成熟之前他们就可以著手进行硬件设计,然后再修改代码以满足最终标准的要求。CPLD的速度和延迟特性比纯软件方案更好,它的NRE费用低於ASIC,更灵活,产品也可以更快入市。CPLD可编程方案的优点如下：●逻辑和存储器资源丰富(Cypress Delta39K200的RAM超过480 Kb)●带冗余路由资源的灵活时序模型●改变引脚输出很灵活●可以装在系统上后重新编程●I/O数目多●具有可保证性能的集成存储器控制逻辑●提供单片CPLD和可编程PHY方案由于有这些优点,设计建模成本低,可在设计过程的任一阶段添加设计或改变引脚输出,可以很快上市CPLD的结构CPLD是属於粗粒结构的可编程逻辑器件。它具有丰富的逻辑资源(即逻辑门与寄存器的比例高)和高度灵活的路由资源。CPLD的路由是连接在一起的,而FPGA的路由是分割开的。FPGA可能更灵活,但包括很多跳线,因此速度较CPLD慢。CPLD以群阵列（array of clusters）的形式排列,由水平和垂直路由通道连接起来。这些路由通道把信号送到器件的引脚上或者传进来,并且把CPLD内部的逻辑群连接起来。CPLD之所以称作粗粒,是因为,与路由数量相比,逻辑群要大得到。CPLD的逻辑群比FPGA的基本单元大得多,因此FPGA是细粒的。CPLD的功能块CPLD最基本的单元是宏单元。一个宏单元包含一个寄存器(使用多达16个乘积项作为其输入)及其它有用特性。因为每个宏单元用了16个乘积项,因此设计人员可部署大量的组合逻辑而不用增加额外的路径。这就是为何CPLD被认为是“逻辑丰富”型的。宏单元以逻辑模块的形式排列(LB),每个逻辑模块由16个宏单元组成。宏单元执行一个AND操作,然后一个OR操作以实现组合逻辑。每个逻辑群有8个逻辑模块,所有逻辑群都连接到同一个可编程互联矩阵。每个群还包含两个单端口逻辑群存储器模块和一个多端口通道存储器模块。前者每模块有8,192b存储器,后者包含4,096b专用通信存储器且可配置为单端口、多端口或带专用控制逻辑的FIFO。CPLD有什麽好处？I/O数量多CPLD的好处之一是在给定的器件密度上可提供更多的I/O数,有时甚至高达70%。时序模型简单CPLD优于其它可编程结构之处在于它具有简单且可预测的时序模型。这种简单的时序模型主要应归功于CPLD的粗粒度特性。CPLD可在给定的时间内提供较宽的相等状态,而与路由无关。这一能力是设计成功的关键,不但可加速初始设计工作,而且可加快设计调试过程。粗粒CPLD结构的优点CPLD是粗粒结构,这意味著进出器件的路径经过较少的开关,相应地延迟也小。因此,与等效的FPGA相比,CPLD可工作在更高的频率,具有更好的性能。CPLD的另一个好处是其软件编译快,因为其易于路由的结构使得布放设计任务更加容易执行。细粒FPGA结构的优点FPGA是细粒结构,这意味著每个单元间存在细粒延迟。如果将少量的逻辑紧密排列在一起,FPGA的速度相当快。然而,随著设计密度的增加,信号不得不通过许多开关,路由延迟也快速增加,从而削弱了整体性能。CPLD的粗粒结构却能很好地适应这一设计布局的改变。灵活的输出引脚CPLD的粗粒结构和时序特性可预测,因此设计人员在设计流程的后期仍可以改变输出引脚,而时序仍保持不变。新的CPLD封装CPLD有多种密度和封装类型,包括单芯片自引导方案。自引导方案在单个封装内集成了FLASH存储器和CPLD,无须外部引导单元,从而可降低设计复杂性并节省板空间。在给定的封装尺寸内,有更高的器件密度共享引脚输出。这就为设计人员提供了“放大”设计的便利,而无须更改板上的引脚输出