上拉用10k 下拉用多少，上拉电阻有什么用及上拉电阻阻值的选择原则

来源：整理时间：2024-01-25 07:43:39 编辑：亚灵电子网手机版

本文目录一览

1，上拉电阻有什么用及上拉电阻阻值的选择原则
2，51单片机的上拉电阻能否接10K的
3，上拉电阻和下拉电阻作用是什么
4，上拉电阻和下拉电阻在电路中有什么作用
5，rs485接口电路上拉电阻和下拉电阻作用阻值怎样选择
6，上拉电阻和下拉电阻的理解
7，上拉电阻下拉电阻限流电阻的区别是什么
8，8050三极管基极上拉电阻和下拉电阻怎么计算
9，关于上拉电阻
10，上拉电阻下拉电阻旁路电容

1，上拉电阻有什么用及上拉电阻阻值的选择原则

简单一点说，上拉电阻与下拉电阻是用来确定数字电路中常态的高低电平，若没有这些电阻，端口可能出现界于高低电平之间的电压，这样非常不稳定，所以有些端口即使不用也要接高电平或低电平，以确保工作稳定

实际电路我接10K电阻LM393输14.8V电压该电压接74LS32或门输入端另输入端接74LS32用5V供电输入电压变7V左右（理论应该14.8V）输仍高电平4.8V变7V仅供参考也可以自己查下资料.

上拉电阻有什么用及上拉电阻阻值的选择原则

2，51单片机的上拉电阻能否接10K的

10K可以，不过一般推荐使用5.1K，具体情况看你的外围电路决定上拉电阻的大小，如果不懂算就5.1K，电流适中，上拉能力不大不小。

51单片机的上拉电阻能否接10K的

3，上拉电阻和下拉电阻作用是什么

上拉，就是把电位拉高，比如拉到VCC下拉，就是把电压拉低，拉到GND一般就是刚上电的时候，端口电压不稳定，为了让他稳定为高或低，就会用到上拉或下拉电阻。有些芯片内部集成了上拉电阻，所以外部就不用上拉电阻了。但是有一些开漏的，外部必须加上拉电阻。

有的电路节点的电压并不能明确知道他是高电平或者低电平，而上下拉电阻就是为了保证某个电路节点在稳态下保持高电平或低电平，上下拉电阻一般用10k左右的数值，上拉一般接电压，下拉一般接地而限流电阻主要是用于保护和该电阻串联的某个器件，使该器件不会因为电流过大而烧毁

上拉电阻和下拉电阻作用是什么

4，上拉电阻和下拉电阻在电路中有什么作用

一作用：上拉电阻作用：在常态下让该电路保持高电平状态下拉电阻作用：在常态下让该电路保持低电平状态二定义：电路（不是用电器）通过某一阻值电阻接到电源上，称“上拉”，此电阻称“上拉电阻”。同样，电路（不是用电器）通过某一阻值电阻接到地上，称“下拉”，此电阻称“下拉电阻”。若是用电器通过某一阻值电阻接到电源上，则此电阻是“限流电阻”。三目的：在有IC的电路中，IC引脚的高、低电平输入或输出会让电路的控制做出不同的反应。为保证IC的功能，在没有专门的输入指令时，为了防止误动作，线路的电平应保持在高电平或是低电平状态，直到有指令输入到此线路才会改变状态。四实现方法： 1 以下JTMS信号要求常态为“高电平”，否则会改写MCU程序。若不处理，在此信号空悬时其状态无法确定，或许因外部信号干扰而不确定地改变。为防止此现象，此线路上接个上拉电阻“R14”到电源上。 2 以下信号“EN_SW”常态要求为低电平信号，否则电路会重启。为稳定此信号，将之用下拉电阻“R23”接地，确保不会受信号干扰。由以上二个电路可以看出，使用上拉、下拉电阻均是为防止串扰信号影响某些电路，防止因状态改变而干扰正常工作。另外，一些芯片的没有使用的管脚或“NC”管脚，为保证芯片工作不受干扰，也可能使用“上拉电阻”或“下拉电阻”使其固定在某一状态。五阻值选择：上拉或下拉电阻，一般仅确保在“常态”下保持此状态，需要时可以因信号输入而改变，这样其阻值不是随意的。为保证不受干扰信号影响，其电流值应不能过小；为确保信号输入可以改变其状态，其电流又不能太大。一般芯片的驱动能力仅为mA级，上、下拉电流应该在其1/10左右，常规来说就是在0.2-0.5mA比较合适。这样，上拉电阻阻值=V/0.3mA(上图中取0.3mA），上图Vcc=3.3V时，上拉电阻采用10k的，电流为0.33mA。下拉电阻的V取信号的电平值（一般为3.3V或5V），上图信号电平也是3.3V，下拉电阻取值为10k。若Vcc=5V时，上拉电阻15k-20k比较适合 Vcc-12V时，上拉电阻33k-62k比较适合

5，rs485接口电路上拉电阻和下拉电阻作用阻值怎样选择

上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用，下拉同理。上拉电阻的作用主要是为集电极开路输出型电路输出电流通道；下拉电阻的主要作用是与上接电阻一起在电路驱动器关闭时给线路（节点）以一个固定的电平。上拉是对器件注入电流，下拉是输出电流要注意的是，上拉电阻太大会引起输出电平的延迟，阻值的选择原则包括： 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大 3、对于高速电路，过大的上拉电阻可能边沿变平缓综合考虑以上三点，阻值通常在1k到10k之间选取，对下拉电阻也类似

6，上拉电阻和下拉电阻的理解

1、上拉电阻一般不是很大，从几K到几十K不等，最常用的是4.7—10K左右的。上拉电阻的作用还是要通过对P0口电路分析来确定。P0口输出级有个锁存器，一个数据选择器还有两个场效应管。P0口做IO口使用时，控制信号C直接为0，数据选择器实际上接的是锁存器的反相输出端Q-，这时，如果IO口实际输出为0（即Q=0，Q-=1），下拉场效应管导通，外界可以通过场管检测到低电平。而如果实际输出为1，这个场效应管是截止的，如果没有上拉电阻，P0口就没有办法知道确切的值，处于一种实际上悬空的状态。这时如果有个电阻可以帮着接到高电平，则接口可以通过读这个高电平来代替单片机实际输出的高电平。而低电平时，所有的电压降将全部落到上拉电阻上，对输出没有影响。同时上拉电阻还有提高驱动能力的作用。2、下拉电阻的作用实际上是吸收电流，有时候接口会有多个状态，比如高电平、低电平和高阻，甚至还有不确定的状态，这时候就需要使用下拉电阻，使我们能快速达到我们需要的状态。3、拉电流是指IO口输出电流的能力，而灌电流是吸收电流的能力。不管是单片机还是其他数字器件，它的IO口往往使用场效应管和三极管得到，而这些管子的电流输出能力会有个上限，这个就形成了拉电流。也就是电流输出。如果输出过大，那IO口就会发热，超过晶体管的耗散功率后，还有烧毁的危险。灌电流也是类似，如果吸收的电流过多，同样有烧毁的可能。4、上拉和下拉是非常重要的概念，在电路设计中用处很大，比如单片机，从理论上说只要P0口加上拉就可以了，但如果从可靠性角度讲，最好所有IO口都加上拉电阻（这部分书里一般都没有）。下面贴一片我搜集的关于上拉和下拉的小文章，你可以看看。上拉电阻： 1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）,这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。 2、OC门电路必须加上拉电阻,才能使用。 3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。 3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强, 但功耗越大,设计是应注意两者之间的均衡。 2．下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。 3．高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4．频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。 OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。选上拉电阻时： 500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下,此为最小阻值,再小就拉不下来了。如果输出口驱动电流较大,则阻值可减小,保证下拉时能低于0.8V即可。当输出高电平时,忽略管子的漏电流,两输入口需200uA 200uA x15K=3V即上拉电阻压降为3V,输出口可达到2V,此阻值为最大阻值,再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列设计时管子的漏电流不可忽略,IO口实际电流在不同电平下也是不同的,上述仅仅是原理,一句话概括为：输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口,高于低电平门限值就不可靠了）在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。 1. 电阻作用：接电组就是为了防止输入端悬空减弱外部电流对芯片产生的干扰保护cmos内的保护二极管,一般电流不大于10mA 上拉和下拉、限流 1. 改变电平的电位,常用在TTL-CMOS匹配 2. 在引脚悬空时有确定的状态 3.增加高电平输出时的驱动能力。 4、为OC门提供电流那要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压又不够,就需要加上拉电阻。如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之, 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通! 2、定义：上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流,下拉是输出电流弱强只是上拉电阻的阻值不同,没有什么严格区分对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 3、为什么要使用拉电阻：一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。数字电路有三种状态：高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定！一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗：比如：当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入。上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流,下拉电阻是用来吸收电流

7，上拉电阻下拉电阻限流电阻的区别是什么

上拉电阻：由于TTL电路高电平输出电流比低电平输出电流小很多，上拉电阻从TTL 电路输出端接到电源，可以增加高电平输出电流，提高输出电压，同时也加重了输出低电平的负载，本质是用富裕的低电平电流弥补高电平电流的不足。CMOS芯片输出一般是平衡的，不需要上拉电阻。TTL该淘汰了。下拉电阻：输入端电阻接地，使端子静态保持低电平，如 RC 微分电路。限流电阻：串联在电路中，作用未必是限流，如 RC 积分电路。

8，8050三极管基极上拉电阻和下拉电阻怎么计算

输出端的接电源或接地的电阻叫上拉、下拉电阻，而基极电阻不叫这个名称，应该叫基极偏置电路分压电阻。　　根据基极所需的偏置电压以及电源电压大小，用电阻分压公式计算Ub=Vcc*R2/（R1+R2），电阻值的大小应该在kΩ~十kΩ数量级，保证电阻上的电流比基极电流大一个数量级。　　例如基极偏压需要2V，电源电压6V，取下偏置电阻10kΩ，可以算出上偏置电阻为20kΩ。

这是继电器驱动电路。要让晶体管饱和才能使继电器吸合可靠，要使晶体管饱和，必须满足ib≥[（12v-0.2v）/rrel]/β，即（12v-0.7v）/r1≥[（12v-0.2v）/rrel]/β，解不等式可得r1≤11.3*β*rrel/11.8，rrel为继电器绕组的直流电阻。请看我的回答：http://zhidao.baidu.com/question/242273013908916844

9，关于上拉电阻

上拉电阻下拉电阻都是用在逻辑电路中，总之这些电路电流非常小，一般是微安级，比如集成运算放大器的输入偏置电流为pA级，一般单片机管脚（真正的内部管脚单元）是个场效应管，电流也是个位数uA级，所以。。。呵呵。。。所以上拉电阻下拉电阻不能用在功率电路中，而且电路中有上拉电阻下拉电阻存在时，前后两级电路要加电压跟随器（就是加个运算放大器），防止带负载能力不足，导致负载效应过大，而偏离了预期结果。楼上，增加上拉电阻下拉电阻一般不是因为流过基极的过大电流烧毁了，而是提供一个预期电平，比如当前一级没有任何输出时，因为有上拉电阻，所以后一级实际是接在高电平上的。不过，上拉下拉似乎也有防止电流过大的作用，不过那只是附带作用而已，要防止电流过大，一定要单独使用保护电路或保护电阻，不能完全依靠上拉下拉。

应该说使用上拉电阻的目的就是为了把相应的端口钳位在高电平上。不过你也不用担心，上拉电阻一般都是比较大的，比如至少在几十k。要想使其变成低电平也不是什么难事，只要在它和地（负）之间接入一个比上拉电阻小得多的另一个电阻，那么电平就又被拉下来了。关于稳态之说也是好理解的，上拉电阻越小上拉效果越稳：下拉电阻也是同样，也就是在此状况下它越不易脱离被上拉（或被下拉）的状态。具体选择合适的电阻值，这是电路稳定可靠性设计所要考虑的问题。

10，上拉电阻下拉电阻旁路电容

上下拉电阻　　上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！　　上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。　　上下拉电阻：　　1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。上拉电阻　　2、OC门电路必须加上拉电阻，以提高输出的高电平值。　　3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。　　4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。　　5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。　　6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。　　7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。　　上拉电阻：　　就是从电源高电平引出的电阻接到输出　　1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，COMS)输出，那么不用上拉电阻是不能工作的，这个很容易理解，管子没有电源就不能输出高电平了。　　2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量，把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上，让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。 [编辑本段]注意事项　　需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC延时）　　一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。　　下拉电阻：和上拉电阻的原理差不多，只是拉到GND去而已。那样电平就会被拉低。下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。　　上拉电阻阻值的选择原则包括: 　　1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。　　2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。　　3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑　　以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理下拉电阻　　图中，上部的一个Bias Resaitor 电阻因为是接地，因而叫做下拉电阻，意思是将电路节点A的电平向低方向（地）拉。　　下拉电阻的主要作用是与上接电阻一起在电路驱动器关闭时给线路（节点）以一个固定的电平。旁路电容 [编辑本段]定义　　可将混有高频电流和低频电流的交流信号中的高频成分旁路掉的电容，称做“旁路电容”。　　例如当混有高频和低频的信号经过放大器被放大时，要求通过某一级时只允许低频信号输入到下一级，而不需要高频信号进入，则在该级的输出端加一个适当大小的接地电容，使较高频率的信号很容易通过此电容被旁路掉（这是因为电容对高频阻抗小），而低频信号由于电容对它的阻抗较大而被输送到下一级放大　　对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling，也称退耦）电容是把输出信号的干扰作为滤除对象。　　~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ [编辑本段]去耦电容电路电源和地之间的有两个作用　　一方面是集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。　　~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ [编辑本段]旁路电容和去耦电容的区别和作用　　一般设计的板子上IC 的每个电源管脚附近都会放置一个电容作去耦电容，以减小电源阻抗？？那么此IC的某些高速信号是否会把此电容作为高频电流的旁路电容呢？　　请大侠详细解释一下旁路电容和去耦电容。　　我认为去耦电容和旁路电容没有本质的区别,电源系统的电容本来就有多种用途,从为去除电源的耦合噪声干扰的角度看,我们可以把电容称为去耦电容(Decoupling),如果从为高频信号提供交流回路的角度考虑,我们可以称为旁路电容(By-pass).而滤波电容则更多的出现在滤波器的电路设计里.电源管脚附近的电容主要是为了提供瞬间电流,保证电源/地的稳定,当然,对于高速信号来说,也有可能把它作为低阻抗回路,比如对于CMOS电路结构,在0->1的跳变信号传播时,回流主要从电源管脚流回,如果信号是以地平面作为参考层的话,在电源管脚的附近需要经过这个电容流入电源管脚.所以对于PDS(电源分布系统)的电容来说,称为去耦和旁路都没有关系,只要我们心中了解它们的真正作用就行了