quartus里mux是多少位，这个电路符号是什么在quartus中

1，这个电路符号是什么在quartus中

SOFT只是电路图代号，电路符号是“门”单元符号，或缓冲器、整形器、放大器。

图片太小了，看起来是个缓冲器,你可以百度BUFFER

这个电路符号是什么在quartus中

2，在quartus2中数据的位宽由参数化设定是怎么做的

wire [n-1:0] wire_1;reg [n-1:0] reg_1;就是这种形式，自己理解吧，不明白的再追问

期待看到有用的回答！

在quartus2中数据的位宽由参数化设定是怎么做的

3，quartus正弦rom表 8位256数据的ROM表老师给了但需要知道为什

经检测，计算公式：128.0*(sin(((float)i)/128*3.14))+128;地址i，0-255折算到0-2π。结果零点位于128，代表0。峰值分别在255和0，代表1和-1。这个数值如果送到单极性DAC输出，可以看到正弦波。

quartus正弦rom表 8位256数据的ROM表老师给了但需要知道为什

4，quartus 模块调用

常见的有两种方法，（1）用代码调用模块：引用时用 “ . ” 符号，标明原模块定义时规定的端口名： Designu_2( .(端口1(u_1的端口1),.(端口2(u_1的端口2),.(端口3(u_1的端口3),…… ); （2）将新建的原理图设计文件作为顶层文件，然后将数字设计的子模块生成模块电路（选择File菜单下的Create/Uupdata子菜单下的Create Symbol File for Current File即可。），然后进行连线，添加端口，就可以用了

5，怎样确定Quartus II Fitter报告中的逻辑关系使用数量

1、Quartus? II 所报告的逻辑利用率是对器件占用程度的评估。它显示为一个百分比，为设计中使用的半自适应逻辑模块（half-ALM）占器件可用half-ALM的比例。2、在Fitter报告中，术语 Combinational ALUT/register pairs和Combinational ALUT/register/register triples用于表示half-ALM。在Stratix? IV、Arria? II、Cyclone? IV或早期系列中的每个ALM 都有两个组合逻辑 LUT和两个寄存器，并且它们被成对组合为ALUT/register对。在Stratix V、Arria V 和Cyclone V器件中，每个ALM有两个组合LUT和四个寄存器, 并且它们被组合为ALUT/register/register三元组。3、逻辑利用率是通过估计需要多少个half-ALM来放置设计而计算出来的，表示为FPGA可用half-ALM的总数的百分比。逻辑利用率相较于寄存器利用率或是组合逻辑利用率能更好的体现器件的占用程度，因为它考虑了以下因素：4、逻辑利用率计算如下：( A - B + C ) / (Total number of half-ALMs in the device( A - B + C ) / (器件中的half-ALM的总数)5、其中A、B和C定义如下：A: 用于最终布局的组合ALUT/register对或用于最终布局的组合ALUT/register/register三元组这是布局后设计中完全使用或部分使用的half-ALM的数量。 B:估算的设计进行过程中通过ALUT和寄存器配对可补偿的ALUT/register对或是ALUT/register/register三元组。6、这是fitter对于可以通过将只使用了ALUT或是只使用了register的half-ALM进行组合使得每个half-ALM都既使用了ALUT又使用了register，从而可以释放的half-ALM数量的估计。对于每个可能的组组合，一个half-ALM 被释放。因此，在报告中，此数量显示为一个负数。如果Fitter可以尽量密集的封装所有的逻辑，那么该数值有助于估计将需要多少逻辑。请注意这类封装可能不会给于布线和时序性能的最佳结果。

解决方案id: rd05172012_146最后修改: 2012 年9 月05 日产品类别: 设计软件产品领域: 实现/优化产品子领域: 其他(优化)找到的版本: v10.0软件: quartus ii linux,quartus ii pc标题我怎样解释quartus ii fitter报告中报告的逻辑使用数量？说明quartus? ii 所报告的逻辑利用率是对器件占用程度的评估。它显示为一个百分比，为设计中使用的半自适应逻辑模块（half-alm）占器件可用half-alm的比例。在fitter报告中，术语 combinational alut/register pairs和combinational alut/register/register triples用于表示half-alm。在stratix? iv、arria? ii、cyclone? iv或早期系列中的每个alm 都有两个组合逻辑 lut和两个寄存器，并且它们被成对组合为alut/register对。在stratix v、arria v 和cyclone v器件中，每个alm有两个组合lut和四个寄存器, 并且它们被组合为alut/register/register三元组。逻辑利用率是通过估计需要多少个half-alm来放置设计而计算出来的，表示为fpga可用half-alm的总数的百分比。逻辑利用率相较于寄存器利用率或是组合逻辑利用率能更好的体现器件的占用程度，因为它考虑了以下因素：逻辑利用率计算如下：( a - b + c ) / (total number of half-alms in the device)( a - b + c ) / (器件中的half-alm的总数)其中a、b和c定义如下： a: 用于最终布局的组合alut/register对或用于最终布局的组合alut/register/register三元组这是布局后设计中完全使用或部分使用的half-alm的数量。 b:估算的设计进行过程中通过alut和寄存器配对可补偿的alut/register对或是alut/register/register三元组。这是fitter对于可以通过将只使用了alut或是只使用了register的half-alm进行组合使得每个half-alm都既使用了alut又使用了register，从而可以释放的half-alm数量的估计。对于每个可能的组组合，一个half-alm 被释放。因此，在报告中，此数量显示为一个负数。如果fitter可以尽量密集的封装所有的逻辑，那么该数值有助于估计将需要多少逻辑。请注意这类封装可能不会给于布线和时序性能的最佳结果。 c: 估算的不可用组合alut/register对或alut/register/register三元组由于各种原因，fitter不能完美的将所有的逻辑封装进每个器件资源。例如，由于使用的输入的数量，一些half-alm不能够与其它的half-alm相配对，并且由于布线限制，一些lab不能完整的放入10个 alm。根据half-alm，这个数量是对将成为不可用物理资源的最好的估计。相关解决方案