dsp6678多少管脚，DSP中的管脚定义IOZ中的Z是什么意思

1，DSP中的管脚定义IOZ中的Z是什么意思

高阻

DSP中的管脚定义IOZ中的Z是什么意思

2，FPGA管脚最少有多少脚的

最少基本上就是CYCLONE（我说的是ALTERA公司的 XLINX公司的芯片不了解）系列的了比较便宜实惠如果还觉得复杂就买CPLD来用低端的CPLD也许就解决了反正就是控制。FPGA引脚超级多我画个封装要画半天体积小的话CYCLONE2比1要小很多商用比较广这是我了解的呵呵希望对你有所帮助

FPGA管脚最少有多少脚的

3，DSP初始化过程中总线引脚电平是多少

不同的DSP不一样，相同的DSP不同引脚也不一样，大部分初始化电平都是为0，建议参考相应DSP的Datasheet，一般Datasheet会在不同的寄存器说明下列出该寄存器可读写情况，在可读写情况后面还会列出访值复位状态下(即你所谓的初始化状态)是什么值，如“R/W-0”表示该寄存器可读写，复位后的初始值为0。

DSP初始化过程中总线引脚电平是多少

4，DSP2812一共有多少个管脚啊

看是那种封装的，如果是PGF封装就是176管脚，如果是BGA的封装就128脚。一般用PGF封装

1. 排除软件设置问题：这些管脚一般是复用的，是否在运行程序时将它们设置成了需要的管脚功能2. 排除硬件问题：如果软件没问题，可试着将pwm管脚挑起来悬空测量看是否因为外部电路将它们拉低了。qep还与外部方波电路的接法有关，比如板上是上拉的，外部方波拉不动上拉电路会导致波形异常，这需要单独分开测量和分析。

5，ti的dsp 28335 除了常规的12路pwm口之外还有至少4路pwm口这4

屁就只有6个PWM模块, 每个模块可以输出2个PWM, 如果还要的话可以把eCAP设置当PWM来用, 所以最多就18个PWM.

可以用ECAP模块生成PWM 你可以去看看应该还可以生成6路吧

如果是自己写的程序的话，你先把pwm管脚配置成普通i/o口模式，然后用这个i/o口发送高电平和低电平，看看示波器里的波形是不是随着你的设置变化，如果有变化，说明pwm管脚的后级电路有问题或者是你测量位置、示波器使用等有问题点。先一步一步测吧。

6，关于DSP6678多核程序debug的问题请大家帮忙解答一下

问题中的“程序不一样”，是指主核程序与其他7个从核程序不一样，如果是主核程序与其他7个从核程序不一样建议你从以下方向去查找问题。1、如果是跑sysbios的情况下，要注意每个核程序空间是在运行在哪个区域，空间区域冲突了，肯定是跑不起来的，也就是要关注的的platform。2、在连接上DSP6678时是否有加载*.gel文件；3、问题中提到的“不能正常运行”究竟是什么状态，是功能不正常还是DEBUG状态不正常，功能不正常就需要调试功能，状态不正常，就是一debug状态就是running，这样的话要看工程设置。

7，怎么知道dsp 6678的硅版本型号是10还是20

1. 我认为没什么影响，我在学习DM642时就只有一点C语言基础。2. 2.C6678是C6000系列的，你看C54的例程我觉得用处不太多，直接看C6678的例程最好。3. 3.线性汇编语言比汇编语言编写相对而言要轻松很多了，因为不要自己安排指令并行、功能单元的分配、指令延迟、跳转延迟等，可以看李芳慧的《C6000系列原理与应用》，这本书对汇编指令介绍的很详细。线性汇编有没有用？我做过测试，使用线性汇编语言和C语言实现同一种图像处理算法，基本上前者的耗时只需要后者十分之一。

srio主要是用于device间通信，而messageq和notify主要用在core间通信，在例程中主要用于演示device间通信，所以讲messageq和notify关闭。按你的测试来看，在进行了几百次测试后才出现问题，所以你所用的工程是支持同时打开的