VDD是芯片电源,VDDA是芯片模拟外设部分的电源,包括PLL。在D轴电压归一化的基础上,通常加入VTT电压:在一些特定的电力电子系统中,锁相环PLL将采用电压归一化的方法来保持恒定的带宽不受同步点电压幅度的影响,左右,北桥电压,左右,FSB电压,我建议你打开芯片数据手册的POWERsupplyscheme部分一目了然。
左右PLL电压是平均值,是PLL电压的函数。锁相环工作时,当输出信号的频率等于输入信号的频率时,输出电压和输入电压之间的相位差保持固定,即输出电压和输入电压的相位被锁定,这就是锁相环名称的由来。锁相环通常由鉴相器(PD)组成。为了保持频率恒定,要求相位差不变。如果相位差发生变化,PLLIC电压输出端的电压也会发生变化以控制VCO。
鉴相器)。一种闭环电子电路,可以使受控振荡器的频率和相位与输入信号保持确定的关系,不是一个概念。PLL是一个锁相环,用于保持频率的纯净和稳定,并使时钟发生器与CPU同步,PLL使输入频率和输出频率相等(假设频率为抛物线)。当输入和输出的抛物线重合时,就是锁相,直到相位差恢复,达到锁相的目的。