i2c速率是多少，HDMI的I2C频率能到多少

1，HDMI的I2C频率能到多少

I2C的频率与用在什么芯片上没有太多关系，一般能够到400Khz，有时为了系统资源，会降到200K——400K之间。并且，HDMI有图像没声音与I2C关系不大。

HDMI的I2C频率能到多少

2，I2C是什么和SMBus有什么区别

I2C是多主控总线，所以任何一个设备都能像主控器一样工作，并控制总线；SMBus 为系统和电源管理这样的任务提供了一条控制总线，使用 SMBus 的系统，设备之间发送和接收消息都是通过 SMBus，而不是使用单独的控制线，这样可以节省设备的管脚数。所以它们的区别很明显了，一个是该总线上连接设备自身可以控制总线(I2C，速率较高)，想干嘛就干嘛，另一个是设备之间可以通过它来传送信息，但是速率比较慢，比如用在检测各元件状态并更新硬件设置引脚等，同时廉价是它的优点。

I2C是什么和SMBus有什么区别

3，STC单片机模拟的I2C总线上数据传送速率能达到12M吗

这个问题很简单!困难，就以12c5a系列为例，最高频率最高频率35MHz。你一个时钟做一个下降沿，至少要两个指令周期，一高一低。还要写数据线，加一个指令周期，写数据前要判断，判断前要移位。你写一个程序即可以算算要多少指令周期。这还不考虑，上升沿与下降沿的延时。stc单片机IO口由0变1会有两个周期的强推，这就说，在最高频率下可能需要两个周期才能确保低电平变高，也就是你写数据线后可能要等待一下，才能赋予时钟线下降沿。你为什么需要这么高的速度，很多芯片都不支持这么高的速度，一般400k。而且你还要看走线长短，和使用环境。

STC单片机模拟的I2C总线上数据传送速率能达到12M吗

4，I2C EEPROM 的100k400k速度是指什么是指SCL的脉冲频率吗

都是指SCL的频率。100K是2.7/3.3V时的速度，400K是5V时的速度。意思是频率最大不能超过这些数值，否则造成逻辑混乱，最小没有限制。

你好！如果对读写eerom没有速度的要求的话，不用去管他现在的i2c程序一般分为两种，单片机管脚模拟的i2c口，和单片机自带的对于管脚模拟的，基本上速率跟单片机晶振有关及其软件有关单片机自带i2c接口的，可以在寄存器里设置速率你提的这个问题，我的理解是eerom的最大读写速率，可能是以bit为单位的不超过他就行,最小，多慢都行我的回答你还满意吗~~

5，单片机里面I2C串行扩展总线的负载能力是多少信号传输最高速率是

由于I2C总线器件均为CMOS器件，因此总线具有足够的电流驱动能力。总线上扩展的器件数不是受制于电流驱动能力，而是受制于电容负载总量。I2C总线的电容负载能力为400 pF (通过驱动扩展可达4000pF)。每一器件的输入端都相当于一个等效电容，由于I2C总线扩展器件的连接关系为并联，因此，I2C总线总等效电容等于每一器件等效电容之和，等效电容的存在会造成传输信号波形的畸变，超出范围时，会导致数据传输出错。 I2C总线传输速率为100Kbit／s(改进后的规范为400Kbit／s)。

任务占坑

6，iic 协议速度问题

建议详细了解IIC的协议，按照协议规定，总线空闲时两线为高，当进行通信时，SDA在SCL高电平时由高变低表示通信开始（ void iic_start(void) ），以后传输数据，SDA只能在SCL为低的时候才能发生变化，在SCL上升抓取数据；而停止位是在SCL高时SDA由低变高（void iic_stop(void) ）。其实只要满足了协议要求最终两线处于什么状态也许都是可以的，或者你也可以试下在某些地方将SCL最终由低又拉为高是否能正常，当然首要还是在符合协议规定的前提下。

start_iic(); write_byte(0xa0); respons(); write_byte(address);这上面的是要告诉器件，我要（操作）你的那个地址(address)单元。write_byte(0xa1);//这句话是要告诉器件，准备要来读你，读就要有对像，对像在哪呢？就是你上面所写入的地址。data=read_byte();//这句话才是真正的把数据给读出来，明白了吗？

7，I2C总线的高速模式

高速模式（Hs 模式）器件对I2C 总线的传输速度有巨大的突破。Hs 模式器件可以在高达3.4Mbit/s 的位速率下传输信息，而且保持完全向下兼容快速模式或标准模式（F/S 模式）器件，它们可以在一个速度混合的总线系统中双向通讯。Hs 模式传输除了不执行仲裁和时钟同步外，与F/S 模式系统有相同的串行总线协议和数据格式。高速模式下I2C 总线规范如下：1、Hs 模式主机器件有一个SDAH 信号的开漏输出缓冲器和一个在SCLH 输出的开漏极下拉和电流源上拉电路。这个电流源电路缩短了SCLH 信号的上升时间，任何时候在Hs 模式，只有一个主机的电流源有效；2、在多主机系统的Hs 模式中，不执行仲裁和时钟同步，以加速位处理能力。仲裁过程一般在前面用F/S 模式传输主机码后结束；3、Hs 模式主机器件以高电平和低电平是1:2 的比率产生一个串行时钟信号。解除了建立和保持时间的时序要求；4、可以选择Hs 模式器件有内建的电桥。在Hs 模式传输中，Hs 模式器件的高速数据（SDAH）和高速串行时钟（SCLH ）线通过这个电桥与F/S 模式器件的SDA 和SCL 线分隔开来。减轻了SDAH 和SCLH 线的电容负载，使上升和下降时间更快；5、Hs 模式从机器件与F/S 从机器件的唯一差别是它们工作的速度。Hs 模式从机在SCLH 和SDAH输出有开漏输出的缓冲器。SCLH 管脚可选的下拉晶体管可以用于拉长SCLH 信号的低电平，但只允许在Hs 模式传输的响应位后进行；6、Hs 模式器件的输出可以抑制毛刺，而且SDAH 和SCLH 输出有一个施密特触发器；7、Hs 模式器件的输出缓冲器对SDAH 和SCLH 信号的下降沿有斜率控制功能。