当并行全加器模拟加减电路时,SUM=,路径为减法电路(加法时,异或门的输出数据与原始数据相同。路径是加法电路,SUM=,输入信息:输出信息实现:异或门实现和运算;与门实现进位操作;异或门和与门并行封装,不考虑进位的二进制加法规则称为半加法,使用的电路称为半加法器,加法时,考虑从低位进位和进位到高位的二进制加法规则称为全加器,使用的电路称为全加器。
其次,对于中间结果的每一位,可以通过异或门的逻辑电路来实现。并行全加器的相应A和XOR门的结果从左到右对应。除了加法运算之外,全加器还可以用于产生组合逻辑函数。异或门稍微麻烦一点,需要更换。最后,将XOR门的输出连接到三态门。如果进位位为,则一位全加器的真值表如下,其中Ai为加数,Bi为加数,相邻低位的数字为Ci-输出标准和Si。
或者,你需要做一个变换,即A B =(。