fpga 多少兆，求科普 FPGA的容量一般有多大

本文目录一览

1，求科普 FPGA的容量一般有多大
2，论坛上说的FPGA最高能跑到多少MHz 是这个什么意思
3，fpga sdram存储速度
4，一般fpga测频范围是最高到多少呢
5，FPGA 最大晶振是多少
6，FPGA中的晶振问题1晶振的大小多少比较合适为什么2为什么会用到
7，Altera的FPGA最高能跑到多少MHz
8，FPGA芯片EP2C50的输入电流可以达6A吗为什么在FPGA中可以这
9，现在fpga的大小最小是多少nm

1，求科普 FPGA的容量一般有多大

看你要冲几次了，一般把你手机电池的容量乘以你想充电的次数再除以80%就是你需要的移动电源的容量，当然了，肯定不会完全一致，但可以找类似的

期待看到有用的回答！

求科普 FPGA的容量一般有多大

2，论坛上说的FPGA最高能跑到多少MHz 是这个什么意思

1、这个能跑多快的意思是处理数据的快慢2、verilog或VHDL语言经过编译后还是以电路的形式映射到内部的，编程风格不一样，编译后映射的电路也不一样3、这个最高频率决定于映射后电路上任意最长一条路径的延时，而这个延时决定于编程时组合逻辑的大小，组合逻辑越大，编译映射到电路上的路径延时越长，频率越低4、除了FPGA器件的限制外，最主要的是编程时将任意路径的组合逻辑做小，以达到提升速率的效果

论坛上说的FPGA最高能跑到多少MHz 是这个什么意思

3，fpga sdram存储速度

看你的位宽了，一般是16bit，就是 200M byte/s.以近期的市场来看， DDR3在速度价格方面最好，轻松达到1G byte/s, 我手头的FPGA板子，内存带宽是7G byte/s

fpga sdram存储速度

4，一般fpga测频范围是最高到多少呢

使用FPGA进行频率检测，其实都不会太高，主要是需要一个高速时钟作为参考时钟，由于FPGA不同，等级差异和代码风格差异，内部cloc频率最高应该在400～800MHz之间，那么你的测频应该不会超过这个范围，其实如果全部由FPGA代码实现的话，估计也就100～300MHz左右，而且实现难度较大。因此，你多数看到的都是在几M 或者几K进行使用。而前面提到的几个G的频率，应该说的是SerDes接口，这个你是无法做测频使用的。

5，FPGA 最大晶振是多少

一般也有二三百MHz吧。准确的得看具体型号的器件手册。

一两百兆

看DC参数，不同的器件不一样

输入晶振还是输出晶振？看对应bank的io电压，一般1.8~3.3吧

6，FPGA中的晶振问题1晶振的大小多少比较合适为什么2为什么会用到

(1)晶振大小根据你的设计而定，十几兆到几十兆不一定，看你的设计要求多少；（2）FPGA往往每个BANK上都有时钟输入，两个晶振应该是连在不同的输入管脚上，可能你的系统要有跨时钟域的问题。一般来说用一个就能让FPGA工作了，但有时有特殊要求就得用多个，这时要考虑谁是主时钟，即谁是全局时钟设计上到底有什么要求，恕我无法告诉你，因为FPGA用的场合太多了，有时为考虑和外设同步或是别的原因，有可能用几个晶振。跨时钟域，顾名思义，就是设计中面临多个时钟下工作的问题，这时一些时序电路尤其是FIFO之类的要格外小心，两个时钟的飘移或者是频差可能会使他溢出。全局时钟就是你的主时钟，程序中大多数的触发器，时序电路要用的时钟，复位信号，采样率之类的都与之有关。而另一个与之对应的叫局部时钟，只是程序中有特殊需要的地方会用到，比如前面提到的与某些外设配合的地方。

7，Altera的FPGA最高能跑到多少MHz

Altera的FPGA那么多种型号的，每种型号当然能跑的最高频率不同了。常用到EP4CE6可以跑200MHz，没有问题。

首先要学习一门硬件描述语言，verilog或者vhdl。推荐verilog。可以参考夏宇闻的《verilog数字系统设计教程》。然后可在网上下载特权同学的“深入浅出玩转fpga”35讲视频教程。

8，FPGA芯片EP2C50的输入电流可以达6A吗为什么在FPGA中可以这

是可能的。想象一下，如果2C50使用了400个输出IO，每个IO输出电流10mA，加在一起就是4个安培了，而实际上FPGA的IO最大输出电流可以到24个mA的。再算上内部逻辑的功耗，输入电流到6安培不是问题。但是毕竟是一颗芯片，这么大的功耗还是有很多隐患，设计师需要考虑的问题很多，FPGA的散热处理，PCB板的散热，信号完整性等等。单片机的DIE面积跟FPGA无法比较，后者可能是前者的几十甚至上百倍。

9，现在fpga的大小最小是多少nm

不明白啊 = =！

16nm在多工艺节点中的 FPGA 领先地位Xilinx 提供综合而全面的多节点产品系列充分满足各种应用需求。除以上系列器件外，该系列还包含采用业界一流 28 nm HPL 工艺技术的 7 系列 All Programmable FPGA，其可在优化性能价格与功耗比的同时，实现突破性性能、容量与系统集成度。Xilinx UltraScale? 产品系列现已包含 20 nm与 16nm FPGA、SOC 以及 3D IC 器件，可充分利用 SMC 16FinFET+ 3D 晶体管性能功耗比显著提高的优势。UltraScale+ 进行了系统级优化，可提供远远超过传统工艺节点移植的价值（与 28 纳米器件相比，系统性能功耗比提高了 2 至 5 倍）、大幅提高的系统集成度与智能性，以及最高等级的安全性。