vivado看fpga乘法器用了多少，如何在vivado中查看fpga内lut的使用

来源：整理时间：2023-02-15 05:20:28 编辑：亚灵电子网手机版

本文目录一览

1，如何在vivado中查看fpga内lut的使用
2，vivado fpga 使用率哪儿看
3，fpga中乘法的使用问题
4，fpga中vivado怎么使用bram
5，Altera FPGA 的硬件乘法器出结果需要几个周期如何得知
6，FPGA中如何利用其中的乘法器
7，fpga中乘法器位宽怎么确定

1，如何在vivado中查看fpga内lut的使用

学过数字电路后应该知道，任何逻辑都可以转成真值表。将真值表的值存到LUT中就实现逻辑功能了。

支持一下感觉挺不错的

如何在vivado中查看fpga内lut的使用

2，vivado fpga 使用率哪儿看

点击这个图标有显示fpga利用率或者打开综合选项里面有report utilization

vivado fpga 使用率哪儿看

3，fpga中乘法的使用问题

*当然可以综合，肯定要消耗LE，能生成电路。IP核是调用的硬件乘法器，是独立的，不占用LE。硬件乘法器的性能是要优于LE的。/号不一定能综合，要看厂家综合器，QuartusII下是可以综合的。

你好！*应该是可综合的吧。。消耗LE的时候就没消耗乘法块了吧。。用语句写的应该是消耗LE的。。打字不易，采纳哦！

fpga中乘法的使用问题

4，fpga中vivado怎么使用bram

好像有个串口的ip核？一般生成系统的时候，系统会自己加一个串口ip上去貌似，需要正确设置（10.1的时候是这样，不知道现在sdk工程向导什么样了）。貌似memorytest的结果也是在串口上输出的吧。。。如果有这个ip的话，可以在sdk里的ip列表中找到，右键点view ip datasheet（driver）之类的可以知道ip的api函数。然后写程序，读取ram，通过串口传输，pc再接收。时间久远，好久不用了，忘了许多，哎..................

两张方法：1）从vivado的ipcore catalog里面直接拖出来。这个一般需要你用axi4总线去控制，所以你还需要axi4 interconnect，bram controller之类的ipcore。2) 直接将ipcore catalog里面的bram添加到你的project模块中。可以选择不用axi4接口。这样你在模块里面声明实例化调用bram模块就行。

5，Altera FPGA 的硬件乘法器出结果需要几个周期如何得知

可以设置pipeline级数（一般0~3）如果你的设计需要运行在比较高的频率或乘法的位宽较大的话就要设置大一点的值相应的参数名是lpm_pipeline可以看一下user guide第5页http://www.altera.com/literature/ug/ug_altmult_add.pdf

quartus自己仿真一下，就知道了

再quartusii中执行入下步骤:1、tools -> megawizard plug-in manager 弹出兆函数对话框，选择单选项创建新的兆函数（megafuction），点击next。2、在出现的对话框中的左侧，有一些列的ip核，选中arithmetic（运算），选择lpm_mult或者altfp_mult，在右侧选择生产的语言类型（vhdl还是verilog？），并给它取个名字，然后点击next；3、出现了相应的界面，按提示一步步操作即可。我用的是quartusii9.0版本的，低一些的版本界面也差不多

6，FPGA中如何利用其中的乘法器

可以用开发工具里面带的IP，调出元件进行进行连接就可以用了。或者用例化语句应用。用语言调用可用下面的语句Library UNISIM;use UNISIM.vcomponents.all;-- <-----Cut code below this line and paste into the architecture body----> -- MULT18X18: 18 x 18 signed asynchronous multiplier -- Virtex-II/II-Pro, Spartan-3 -- Xilinx HDL Language Template version 6.3i MULT18X18_inst : MULT18X18 port map ( P => P, -- 36-bit multiplier output A => A, -- 18-bit multiplier input B => B -- 18-bit multiplier input ); -- End of MULT18X18_inst instantiation

有多种方式，可以直接在硬件描述语言中使用乘法号*，编译环境会自动根据你选用的fpga芯片调用相应的硬件乘法器资源。或者还可以直接调用ip core的乘法器模块，设置相应的参数以及面积速度优化等即可。通常情况下，为了程序在不同fpga芯片上的移植方便，和专用乘法器的设计，考虑到fpga的资源一般还算丰富的条件下，自己编写乘法器模块。

7，fpga中乘法器位宽怎么确定

1、理论上大于10m就ok了，但是实际中肯定要留有余量的，40m可以，主要看你的主频能做到多少了。2、不管是正数还是负数，在FPGA中最好都用补码表示。3、截位当然是截断最低的位，高位截断了数据就错了。还有问题就是你这样做肯定只能用并行的方法来做了，因为你用大于10m的采样频率，如果你用10阶的FIR滤波器，同时需要9个乘法器，不知道你的数据是多少位的，也不知道你的FIR是多少阶的，如果位数宽，且阶数多的话，你的FPGA可能没有这么多的乘法器，还有不知道FPGA里面的乘法器是不是补码乘法器，如果不是的话，你的数据表示方法如果用补码的话，乘法之前要求原码，乘法器之后还要再求补码，可能得不偿失，这样的话可以考虑用原码表示整数和负数。关于补充:你的第一个问题没有提到时钟频率啊。如果你的时钟频率比采样频率高很多的话，就可以用串行的方法来做，这样的话需要很高的时钟频率，但是省资源(乘法器和加法器)，如果你没有很高的时钟，只能串行做，这种方法适用于时钟频率等于或者略大于时钟频率。硬件类一般都上硬之城看那里比较专业，专业的问题专业解决，这是最快的也是最好的方法，好过自己瞎搞，因为电子元器件的电子型号那些太多了一不小心就会弄错，所以还是找专业的帮你解决。

你最好仔细研究一下数的补码表示和运算法则。这个会告诉你完整的答案。很对。就是这样的。它有一套法则。比如1111 1111 是表示-1,你加0000 0001就变成0了，这个是正确的。但是0111 1111（+127）,你加0000 0001就成1000 0000（-128）了,这个明显不对，这就发生了溢出错误，说明位数不够。注意这些就行了。乘法复杂一些，不过也是通过各种移位，相加完成的。