半加法器:半加法器的电路图半加法器有两个二进制输入。半加法器电路是指将两个输入数据位相加并输出结果位和进位的加法器电路，但没有进位输入，减法电路是一种基本的集成运算放大器电路，可以由逆加法电路组成，然而，半加法器和全加器都有自己的逻辑符号，读音:半加【半加】，半加【半加进味】。区别:半加是电路中的概念，半加是电路中的计算方法。
尽管半加法器可以生成进位值，但半加法器本身不能处理进位值。通过以上步骤，一个半加法器已基本形成。图中给出了半加法器和全加器的真值表和逻辑表达式。它们的逻辑电路图当然也可以由“门电路”组成。逻辑功能是指将两个输入数据位相加，输出结果位和进位，并且没有进位输入的加法器电路。补数和加数是输入，和进位装置是半加法器。
多个一位全加器可以级联以获得多位全加器。就是实现两个一位二进制数的相加。将三个一位数相加，这必须用“全加器”来完成。半加法器是一种不考虑进位的加法器，只有两个输入和两个输出:输入A和B，输出sum sum和carry cout。加法器是一种产生数字总和的装置。如果输入加数、加数和低阶小数，输出和与进位，则为全加器。
半加法器有两个输入和两个输出。输入可以标识为A、B或X、Y，输出通常标识为和S和进位c .一位全加器可以处理低阶进位并输出标准加法进位，结构化描述此示例显示全加器由两个XOR门和三个and门组成。连接加法位和进位位，实现加法位输出和进位位输出，加法位需要由或门和与非门组成的异或门来实现（需要与该门的两个逻辑门连接）。
