fpga的io高阻态阻值多少，freescale mcu高阻状态电阻多大tristate

来源：整理时间：2023-03-23 21:01:15 编辑：亚灵电子网手机版

本文目录一览

1，freescale mcu高阻状态电阻多大tristate
2，xilinx FPGA 芯片电源和地之间的静态电阻应该是多少呢
3，Actel FPGA 不用的管脚需要设置成高阻态吗如果需要那在开发软
4，fpga内部下拉电阻一般多大
5，xilinx FPGA 专用管脚上电加载完成后是高阻态吗
6，fpga io口逻辑电平比如高电平低电平是多少啊怎么确定呢如何判断该
7，xilinx virtex5 FPGA PAD的上拉电阻是多少
8，MSP430 IO 怎么设置高阻态查看了数据手册没有发现说有问
9，谁能给我讲解一下单片机IO口工作在高阻态时怎么定义
10，单片机IO口设置为高阻输入时能读端口值吗

1，freescale mcu高阻状态电阻多大tristate

M欧级，基本可以当成断路

没看懂什么意思？

freescale mcu高阻状态电阻多大tristate

2，xilinx FPGA 芯片电源和地之间的静态电阻应该是多少呢

这个不一定的，只有一个大概值，以下的值供你参考芯片贴到PCB上之后测量，V4SX55：3.3V 约几百欧2.5V 约几百欧1.2V 约几十欧

xilinx FPGA 芯片电源和地之间的静态电阻应该是多少呢

3，Actel FPGA 不用的管脚需要设置成高阻态吗如果需要那在开发软

一般不用的管脚都默认是高阻态的，如果一定要设置，开发系统里应该有一个选项，把所有不用的IO都设成高阻态。

Actel FPGA 不用的管脚需要设置成高阻态吗如果需要那在开发软

4，fpga内部下拉电阻一般多大

fpga内部下拉电阻一般是4.7K--10K。根据查询相关信息公开显示：电源到器件引脚上的电阻叫上拉电阻，作用是平时使该引脚为高电平，地到器件引脚上的电阻叫下拉电阻，作用是平时使该引脚为低电平。低电平在IC内部与GND相连接。高电平在IC内部与超大电阻相连接。

5，xilinx FPGA 专用管脚上电加载完成后是高阻态吗

不用

具体要看IC SPEC，你可以去官网下啊，大部分不用的话是默认高阻的，好像ISE里面可以改

6，fpga io口逻辑电平比如高电平低电平是多少啊怎么确定呢如何判断该

fpgade IO 口电平标准是可选的，在你分配管脚的界面（比如Quartus的pin paner中）TTL1.8/3.3/5V；LVDS还有Cmos都可以。至于判断虚焊，一般FPGA的BGA封装是很难判断的，要有专业的焊板子的地方通过X射线来检查。一般焊不坏，毕竟是个挺专业的活，但是管脚周边的阻容元件或者电平转换芯片有问题的话，也保不准。

7，xilinx virtex5 FPGA PAD的上拉电阻是多少

支持一下感觉挺不错的

这个阻值比较大，印象在大几十k到100k左右吧，最好表用，如i2c之类的上拉，还是要在外面上拉的

8，MSP430 IO 怎么设置高阻态查看了数据手册没有发现说有问

设为输入就是高阻态。如 P3DIR &= ~BIT0; 望采纳！！

你好！楼上正解！我的回答你还满意吗~~

9，谁能给我讲解一下单片机IO口工作在高阻态时怎么定义

传统的51单片机的p0口如果不接上拉或下拉电阻的话默认是高阻态的。stc89c51的p0口上电就是高阻态，不需要控制

要看你用什么单片机了，一般单片机I/O可配置成输入输出两种方式，也有推挽输出等，配置相关寄存器可设置I/O的工作方式。高祖态是三态门的一种状态，在高祖态的状态下，I/O的输出电阻极大，可视为开路。

10，单片机IO口设置为高阻输入时能读端口值吗

高阻态时，要读端口电平IO口无需输出1.因为高阻态时，IO完全与单片机的输出断开，只做输入口作用。此时读IO口的状态是IO口电平状态，如果此时引脚悬空，读出的状态不确定。双向IO模式时，一般是单片机内部有阻值较大的上拉电阻（当然也有开漏）。举例内部上拉，此时如果引脚悬空，由于内部上拉的存在，此时如果引脚写1，读出的将是高电平，如果写0，由于IO口的灌电流很大，会将引脚拉低，读出的是0。当IO口不是悬空而且IO口写1时，读引脚的电平将与接在这个引脚的负载的阻抗有关。阻抗小则会将引脚拉低，但由于io口的输出能力很小，也就是这个上拉电阻很大，所以你在引脚上接10K的落地电阻都有可能吧引脚拉到低电平。当你要读的信号的电流足以把引脚拉低时，双向模式下还是能够读出加载在引脚上的信号的状态的。

只有高阻态时，单片机读端口的值才是端口的电平状态

单片机IO口设置为高阻输入时能读端口值吗－－当然能读。高阻态时，度端口需要先输出1吗－－你随便啦，无所谓的。楼主为什么要问这种毫无疑问的问题？

传统的51单片机的p0口如果不接上拉或下拉电阻的话默认是高阻态的。stc89c51的p0口上电就是高阻态，不需要控制

不同的单片机不同的哦。。。AVR就没哟高阻这个说法。。。比如NXP的，高祖就直接可以读。。。写1或不写1无关紧要

fpga的io高阻态阻值多少，freescale mcu高阻状态电阻多大tristate

本文目录一览

1，freescale mcu高阻状态电阻多大tristate

2，xilinx FPGA 芯片电源和地之间的静态电阻应该是多少呢

3，Actel FPGA 不用的管脚需要设置成高阻态吗如果需要那在开发软

4，fpga内部下拉电阻一般多大

5，xilinx FPGA 专用管脚上电加载完成后是高阻态吗

6，fpga io口逻辑电平比如高电平低电平是多少啊怎么确定呢如何判断该

7，xilinx virtex5 FPGA PAD的上拉电阻是多少

8，MSP430 IO 怎么设置高阻态查看了数据手册没有发现说有问

9，谁能给我讲解一下单片机IO口工作在高阻态时怎么定义

10，单片机IO口设置为高阻输入时能读端口值吗

最近更新

相关文章

电路设计最新文章

电路排行榜推荐

电路设计排行榜精选

电路设计文章排行榜

热门标签

fpga的io高阻态阻值多少，freescale mcu高阻状态电阻多大tristate

本文目录一览

1，freescale mcu高阻状态电阻多大tristate

2，xilinx FPGA 芯片电源和地之间的静态电阻应该是多少呢

3，Actel FPGA 不用的管脚需要设置成高阻态吗如果需要那在开发软

4，fpga内部下拉电阻一般多大

5，xilinx FPGA 专用管脚上电加载完成后是高阻态吗

6，fpga io口逻辑电平比如高电平低电平是多少啊怎么确定呢如何判断该

7，xilinx virtex5 FPGA PAD的上拉电阻是多少

8，MSP430 IO 怎么设置高阻态查看了数据手册没有发现说有 问

9，谁能给我讲解一下单片机IO口工作在高阻态时怎么定义

10，单片机IO口设置为高阻输入时能读端口值吗

最近更新

相关文章

电路设计最新文章

电路排行榜推荐

电路设计排行榜精选

电路设计文章排行榜

热门标签

8，MSP430 IO 怎么设置高阻态查看了数据手册没有发现说有问