3v大概对应多少电平值，5v电压范围高电平是多少

1，5v电压范围高电平是多少

这与电源电压有关。通常门电路高电平近似于电源电压，如4.3--5.0v左右也正常。低电平理论上为0。在0.6v以下也正常。

5v电压范围高电平是多少

2，3V纽扣锂电池电压范围一般是在多少

140mah ，正常放电的情况下。

3V纽扣锂电池还能使用电压范围一般是在2.7-3V之间。

3V纽扣锂电池电压范围一般是在多少

3，555电路高电平对应的是多少的电压

一般高电平都是+5V

看你电源电压是多少是5V的话就是3～5V的样子

这取决于电源电压与负载电流.电源电压的高低对输出电压的影响是可不难理解的.负载电流的影响是由于555的输出级内部的结构决定的.以下参数是典型值,可供参考:电源=15V,负载电流=200mA时,输出电压=12.5V.电源=15V,负载电流=100mA时,输出电压=13.3V. 电源=5V,负载电流=100mA时,输出电压=3.3V. 可见,输出电流加大时,输出电平将有所下降.

vcc=15v =====> 3脚高电平输出 12.5v vcc=5v =====> 3脚高电平输出 2.75v

555电路高电平对应的是多少的电压

4，系统总线电气规范说总线电平定义与TTL相符TTL的高低电平大约

电气特性EIA-RS-232C对电气特性、逻辑电平和各种信号线功能都作了规定。在TxD和RxD上：逻辑1(MARK)=-3V～-15V逻辑0(SPACE)=+3～+15V在RTS、CTS、DSR、DTR和DCD等控制线上：信号有效（接通，ON状态，正电压）=+3V～+15V信号无效（断开，OFF状态，负电压）=-3V～-15V以上规定说明了RS-232C标准对逻辑电平的定义。对于数据（信息码）：逻辑“1”（传号）的电平低于-3V，逻辑“0”（空号）的电平高于+3V；对于控制信号；接通状态（ON）即信号有效的电平高于+3V，断开状态（OFF）即信号无效的电平低于-3V，也就是当传输电平的绝对值大于3V时，电路可以有效地检查出来，介于-3～+3V之间的电压无意义，低于-15V或高于+15V的电压也认为无意义，因此，实际工作时，应保证电平在-3V～-15V或+3V～+15V之间。EIA RS-232C 与TTL转换：EIA RS-232C 是用正负电压来表示逻辑状态，与TTL以高低电平表示逻辑状态的规定不同。因此，为了能够同计算机接口或终端的TTL器件连接，必须在EIA RS-232C 与TTL电路之间进行电平和逻辑关系的变换。实现这种变换的方法可用分立元件，也可用集成电路芯片。目前较为广泛地使用集成电路转换器件，如MC1488、SN75150芯片可完成TTL电平到EIA电平的转换，而MC1489、SN75154可实现EIA电平到TTL电平的转换。MAX232芯片可完成TTL←→EIA双向电平转换。COMS电平? 莫非CMOS电平

期待看到有用的回答！

5，cd4051如果33V供电的话其控制信号高低电平为多少啊

如果CD4051采用3.3V供电，则起控制信号高电平也应该为3.3V，低电平为0V。CD4051为八选一模拟开关，由三位地址信号来控制选择通道。CD4051芯片如下图所示。

从数据手册中可以看到，4051是的供电范围在3-15V，所以你用在3.3V是可以的。但遗憾的是，数据手册中没有你要的在3.3V供电下的输入信号的高低电平值。建议你用实验来确定这个值。由于芯片的个体差别，建议你使用时留有一定的裕度。

cd4051控制信号的高低电平大致为3--5V。电平信号：　　电平信号是指设备输出信号和输入信号的功率比然后取对数值，通常用P表示，P=lgP2/P1。　　TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑"1"，0V等价于逻辑"0"，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。　　TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响；另外对于并行数据传输，电缆以及连接器的费用比起串行通信方式来也要高一些。

cd4051如果3.3V供电的话，因为手册上没给在3.3V状态下的数据，只能用在电源电压为5V是的电压做参考。在电源电压为5V时，输入低电平电压VIL为1.5V，输入高电平VIH为3.5V。估计在电源电压为5V时，输入低电平电压VIL为1V，输入高电平VIH为2V，

从数据手册中可以看到，4051是的供电范围在3-15V，所以你用在3.3V是可以的。但遗憾的是，数据手册中没有你要的在3.3V供电下的输入信号的高低电平值。

6，数字电路的中间电压算什么电平

数字电路中高电平和低电平是“好”的电平，能清楚地表示电路的逻辑状态。中间电平是“坏”电平，你不知道它到底是“高”还是“低”。对输入端来说，遇到中间电平，输出端的状态是无法确定的，可能是“高”，也可能是“低”，这不是我们的希望的。对输出端来说，如果出现中间电平，说明电路可能出故障了，需要更换了。

一般认为对于TTL电平来说3v—Vcc算是高电平。0v--0.8v算是低电平。处于两者之间的状态，电平无法确定。逻辑状态不稳定。所以数字电路一般就是两种状态，要么高电平，要么低电平。（当然还有一种高阻态，相当于TTL中的集电极开路状态）。如果出现了其他形式的电压状态，那么只能认为你的系统有故障了。但是这里面还有一个问题。就是如果你用万用表去测量高频数字电路（电平变化很快的电路，比如晶振引脚上的电压）你会发现量出来的电压确实是2.5v。原因在于一般的万用表只能测量直流电压。或者频率为50hz的交流电。如果测量其他频率的电压要用示波器。比如测量高频的数字信号时如果你在示波器上看，就是明显的方波信号了。

这要看具体的器件拉。数字电路的输入端都有下列两个参数：1）最低高电平输入电压，Vih；输入电压高于这个电压，为稳定的高电平。1）最高低电平输入电压，Vil；输入电压低于这个电压，为稳定的低电平。3）介于这两者之间的电压，是不稳定状态，可能是高电平，也可能是低电平。在设计数字电路时，前级输出信号的电平必须满足后级器件的上述1）和2）条件，电路才能稳定工作。

没有绝对的分界线，中间值不可靠，要避免。数字电路现在常用的是TTL和CMOS两种：TTL电源电压是5V,高电平是2.4V--5V,低电平0V--0.8V,中间电压值要避免，逻辑状态不稳定。CMOS电源电压较宽，有的可达12V,高电平接近Vcc值，一般0.7*Vcc－－Vcc，低电平0V---0.3*Vcc ，同样要避免中间值。5V电源系统，CMOS与TTL系统电平可以兼容，有时需要加一个上拉电阻。对模拟与数字电路之间电平的转换，可以采用输入端是施密特触发方式的器件。

模拟电路需要考虑线性和动态范围，所以工作电压不可以做的很低；而数字电路只是提供了逻辑状态的输入和输出，具体说也就是能表示高电平和低电平就可以了，这一点与模拟电路有明显的区别，因此数字电路的工作电压可以比较低。工作电压低的好处很多：元器件不易损坏，耗电少等等。工作电压低了，当然输出、输入电平也就低了，不过这个也涉及到一个统一标准问题，最早的时候是规定了5v的工作电压，后来逐步降低到3.3v或更低。

7，at89c51单片机对应高低电平的电压值

高电平指的是和你电源电压相等的为逻辑1。 0V表示逻辑0 就是说你 40脚和20脚之间的电压这个值就是 IO 输出高电平值，作为输入的时候，电压在2。8V以上都认为是高电平。可以兼容3。3V系统。底电平一般在0。8V以下。。不同的器件会有不同的标准。 AT89S52 1 主要性能 l 与MCS-51单片机产品兼容 l 8K字节在系统可编程Flash存储器 l 1000次擦写周期 l 全静态操作：0Hz～33Hz l 三级加密程序存储器 l 32个可编程I/O口线 l 三个16位定时器/计数器 l 八个中断源 l 全双工UART串行通道 l 低功耗空闲和掉电模式 l 掉电后中断可唤醒 l 看门狗定时器 l 双数据指针 l 掉电标识符功能特性描述 AT89S52是一种低功耗、高性能CMOS8位微控制器，具有 8K 在系统可编程Flash 存储器。使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得AT89S52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。 AT89S52具有以下标准功能： 8k字节Flash，256字节RAM， 32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。 R 8 位微控制器 8K 字节在系统可编程 Flash AT89S52 Rev. 1919-07/01 AT89S52 2 引脚结构 AT89S52 3 方框图引脚功能描述 AT89S52 4 VCC : 电源 GND: 地 P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下， P0具有内部上拉电阻。在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个 TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2 的触发输入（P1.1/T2EX），具体如下表所示。在flash编程和校验时，P1口接收低8位地址字节。引脚号第二功能 P1.0 T2（定时器/计数器T2的外部计数输入），时钟输出 P1.1 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制） P1.5 MOSI（在系统编程用） P1.6 MISO（在系统编程用） P1.7 SCK（在系统编程用） P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个 TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR）时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用 8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器的内容。在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。 P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p2 输出缓冲器能驱动4 个 TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以