Cadence公司，前者是模块的位置号（实例位置号），后者是最终位置号（发生位置号）。以前的流程只有hspiceModel，要模拟这一过程的电路，只能在许可证文件中添加Hspice相关功能，Cadence涵盖了电路原理图设计、PCB设计和电路仿真等整个设计过程中所需的功能。
在PCB设计中，Cadence软件的一大难点是Pcb封装的绘制。封装是完成电路设计的重要步骤，初学者很容易在这里消耗整个软件学习的热情，但不能因为一点困难就放弃Cadence的力量。中关村-Cadence软件研究所投资巨资在北京成立，拥有一个设计平台CadenceAllegro系统互连平台，可以合作设计跨集成电路、封装和PCB的高性能互连。
方法:将所有与hspice相关的功能添加到synopsys.scr中，并在此注明。实现方法第一步:打开Cadencevirtuoso的布局界面，执行菜单栏命令Calibre的RunDRC。第二步:我们将选择DRCsetting。这里，如果我们以前做过DRC模拟，我们可以调用我们以前做过的DRC集，如果没有。
如果此模块被引用两次。在电路板内，模块的编号为from，主要包括两个部分，一个是orCAD软件模块，另一个是Allegro模块。立志为中国电子工业培养更多的集成电路和电子系统高级设计人才。Protel比较受欢迎，orCAD软件模块以其强大的原理图设计功能而闻名，其原理图设计部分使用非常方便。
PADS和PROTEL都是制作原理图和生成电路板的软件，但它们的用户群体不同。复制后，您可以通过按“X”或“Y”键（在Protel中）镜像X轴或Y轴，并将它们粘在一起，PROTEL占用相对较多的计算机资源。在顶级引用时，将重新生成标签号，该标签号不同于以前的标签号，操作简单，适合做相对简单。
