电子技术基础数字电路主要研究组合逻辑电路和时序逻辑电路。对于TTL电路,OC(集电极开路)门可以接线,对于CMOS电路,OD(漏极开路)门可以与其他门电路接线,如果一个输出高电平,另一个输出低电平,器件将被损坏,什么是排水明沟?对于开漏(OD)输出,它与集电极开路输出非常相似。
电平:指两个功率或电压之比的对数,有时也可用来表示两个电流之比的对数。常用的级别是功率级别和电压级别。组合逻辑电路主要包括反相器、与非门、或非门、各种OC门、各种OD门等。时序逻辑电路主要包括各种触发器、寄存器、计数器、加法器等。OD输出指的是“开漏输出”,和那个差不多,这样集电极变成漏极,OC变成OD,原理分析是一样的。
OE RD当输入电平高于Vih时,认为输入电平高;当输入电平低于Vil时,认为输入电平低。Out输出端没有拉电流的能力,除非有外部上拉电阻,否则无法输出高电平,电平的单位分贝用dB表示。OutEnable输出使能芯片机器的P,上面的晶体管可以用场效应晶体管代替,另一种输出结构是推挽输出。